| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-12页 |
| ·技术背景与研究意义 | 第7-8页 |
| ·课题简介及论文主要工作 | 第8-10页 |
| ·论文章节安排 | 第10-12页 |
| 第二章 存储器技术与SRAM 控制接口模块 | 第12-23页 |
| ·存储器技术概述 | 第12-16页 |
| ·存储器分类 | 第12-14页 |
| ·存储器技术指标 | 第14页 |
| ·同步静态存储器技术概述 | 第14-16页 |
| ·SRAM 控制接口模块 | 第16-20页 |
| ·SRAM 控制器单元 | 第16-18页 |
| ·SRAM 控制接口与片外SRAM 存储器的连接 | 第18-19页 |
| ·SRAM 控制接口可以执行的操作 | 第19-20页 |
| ·网络处理器中SRAM 控制接口模块的设计要求与挑战 | 第20-22页 |
| ·本章小结 | 第22-23页 |
| 第三章 支持异构并行多处理器的SRAM 控制接口模块设计 | 第23-37页 |
| ·异构并行多处理器与SRAM 控制器单元接口设计 | 第23-24页 |
| ·核心处理器ARM 与SRAM 控制器单元的数据传输 | 第23页 |
| ·数据转发引擎PE 与SRAM 控制器单元的数据传输 | 第23-24页 |
| ·SRAM 控制接口状态机设计 | 第24-34页 |
| ·SRAM 控制接口读操作状态机设计 | 第24-26页 |
| ·SRAM 控制接口写操作状态机设计 | 第26-27页 |
| ·SRAM 控制接口读锁操作状态机设计 | 第27-29页 |
| ·SRAM 控制接口写解锁操作状态机设计 | 第29-30页 |
| ·SRAM 控制接口解锁操作状态机设计 | 第30-31页 |
| ·SRAM 控制接口POP 操作状态机设计 | 第31-32页 |
| ·SRAM 控制接口PUSH 操作状态机设计 | 第32-33页 |
| ·SRAM 控制接口位写操作状态机设计 | 第33-34页 |
| ·SRAM 控制器单元的控制状态寄存器（CSR）定义 | 第34-36页 |
| ·SRAM 存储器容量配置 | 第35页 |
| ·SRAM 控制器单元的控制状态寄存器（CSR） | 第35-36页 |
| ·本章小结 | 第36-37页 |
| 第四章 仿真验证与逻辑综合 | 第37-54页 |
| ·功能验证方法 | 第37-38页 |
| ·常见的验证方法 | 第37-38页 |
| ·验证工具 | 第38页 |
| ·SRAM 控制接口模块功能验证 | 第38-49页 |
| ·SRAM 控制接口读操作仿真验证 | 第38-39页 |
| ·SRAM 控制接口写操作仿真验证 | 第39-41页 |
| ·SRAM 控制接口读锁操作仿真验证 | 第41-42页 |
| ·SRAM 控制接口写解锁操作仿真验证 | 第42-43页 |
| ·SRAM 控制接口解锁操作仿真验证 | 第43-44页 |
| ·SRAM 控制接口POP 操作仿真验证 | 第44-45页 |
| ·SRAM 控制接口PUSH 操作仿真验证 | 第45-47页 |
| ·SRAM 控制接口位写操作仿真验证 | 第47-48页 |
| ·SRAM 控制器单元的控制状态寄存器的配置仿真验证 | 第48-49页 |
| ·SRAM 控制接口模块逻辑综合 | 第49-52页 |
| ·时序报告 | 第50-52页 |
| ·面积报告 | 第52页 |
| ·本章小结 | 第52-54页 |
| 第五章 结束语 | 第54-55页 |
| 致谢 | 第55-56页 |
| 参考文献 | 第56-58页 |
| 研究成果 | 第58-59页 |
