并行分组密码处理结构研究及指令系统设计
| 摘要 | 第1-7页 |
| Abstract | 第7-8页 |
| 第一章 绪论 | 第8-13页 |
| ·研究背景 | 第8-9页 |
| ·国内外研究现状 | 第9-10页 |
| ·课题研究内容及本文创新点 | 第10-11页 |
| ·研究内容 | 第10-11页 |
| ·本文创新点 | 第11页 |
| ·论文结构安排 | 第11-13页 |
| 第二章 分组密码算法的操作特点分析 | 第13-22页 |
| ·分组密码的基本运算 | 第13-16页 |
| ·比特置换操作 | 第14页 |
| ·移位操作 | 第14-15页 |
| ·S盒代替 | 第15页 |
| ·有限域乘法 | 第15-16页 |
| ·分组密码的处理特征 | 第16-18页 |
| ·分组密码处理的并行性 | 第16页 |
| ·分组密码处理的数据相关性 | 第16-17页 |
| ·典型算法并行性与数据相关性分析 | 第17-18页 |
| ·分组密码处理的存储特性 | 第18-21页 |
| ·S盒存储特性 | 第19-20页 |
| ·数据存储特性 | 第20-21页 |
| ·本章小结 | 第21-22页 |
| 第三章 并行分组密码处理结构研究与设计 | 第22-32页 |
| ·密码处理体系结构模型研究 | 第22-24页 |
| ·密码处理的结构并行化设计 | 第24-29页 |
| ·字并行 | 第26页 |
| ·亚字并行 | 第26-27页 |
| ·并行寄存器堆结构 | 第27-29页 |
| ·微结构设计 | 第29-31页 |
| ·本章小结 | 第31-32页 |
| 第四章 并行分组密码协处理器指令系统设计 | 第32-45页 |
| ·指令操作设计 | 第32-39页 |
| ·移位指令 | 第33-35页 |
| ·置换指令 | 第35-36页 |
| ·S盒代替指令 | 第36-38页 |
| ·逻辑运算指令 | 第38页 |
| ·模运算指令 | 第38-39页 |
| ·指令构成设计 | 第39-42页 |
| ·S-Type指令设计 | 第39-40页 |
| ·B-Type指令设计 | 第40-42页 |
| ·寻址模式设计 | 第42-44页 |
| ·本章小结 | 第44-45页 |
| 第五章 并行分组密码协处理器指令集 | 第45-58页 |
| ·Short指令 | 第45-49页 |
| ·S盒代替指令 | 第45-46页 |
| ·短移位指令 | 第46-47页 |
| ·模加/减/PHT指令 | 第47页 |
| ·有限域乘法指令 | 第47-48页 |
| ·逻辑运算指令 | 第48页 |
| ·模乘运算指令 | 第48-49页 |
| ·数据传输指令 | 第49页 |
| ·Long指令 | 第49-52页 |
| ·长移位指令 | 第49-51页 |
| ·置换指令 | 第51-52页 |
| ·Very Long指令 | 第52-54页 |
| ·立即数操作指令 | 第52-53页 |
| ·S盒配置指令 | 第53页 |
| ·有限域乘法配置指令 | 第53-54页 |
| ·128位置换配置指令 | 第54页 |
| ·Control指令 | 第54-57页 |
| ·计数值比较指令 | 第54-55页 |
| ·计数器操作指令 | 第55-56页 |
| ·JUMP指令 | 第56页 |
| ·CALL指令 | 第56页 |
| ·RET指令 | 第56页 |
| ·标志寄存器操作指令 | 第56-57页 |
| ·本章小结 | 第57-58页 |
| 第六章 验证及性能评估 | 第58-66页 |
| ·验证平台 | 第58-59页 |
| ·验证流程 | 第59-60页 |
| ·指令验证流程 | 第59页 |
| ·系统验证流程 | 第59-60页 |
| ·验证结果 | 第60-62页 |
| ·性能评价 | 第62-65页 |
| ·ASIC实现结果 | 第62-63页 |
| ·指令执行性能 | 第63页 |
| ·协处理器性能 | 第63-65页 |
| ·本章小结 | 第65-66页 |
| 第七章 总结与展望 | 第66-68页 |
| ·总结 | 第66-67页 |
| ·展望 | 第67-68页 |
| 参考文献 | 第68-71页 |
| 附录A | 第71-76页 |
| 附录B | 第76-82页 |
| 作者简历 攻读硕士学位期间完成的主要工作 | 第82-83页 |
| 致谢 | 第83页 |
