| 第一章 绪论 | 第1-14页 |
| 1．1 引言 | 第9-10页 |
| 1．1．1 视频检测系统的结构 | 第9-10页 |
| 1．1．2 视频检测在工业上的应用 | 第10页 |
| 1．2 视频检测系统的实现方案 | 第10-12页 |
| 1．3 课题的主要工作 | 第12-14页 |
| 第二章 视频采集系统构建 | 第14-33页 |
| 2．1 视频输入设备 CCD摄像头工作方式 | 第14页 |
| 2．2 黑白全电视信号的组成及电视扫描原理 | 第14-18页 |
| 2．2．1 黑白全电视信号的组成 | 第14-17页 |
| 2．2．2 电视扫描原理 | 第17-18页 |
| 2．3 视频信号数字化及对 ITU-656标准的分析 | 第18-23页 |
| 2．3．1 视频信号数字化方法 | 第18-20页 |
| 2．3．2 ITU-R BT．656标准理解 | 第20-23页 |
| 2．4 视频采集解码电路的设计及初始化配置 | 第23-33页 |
| 2．4．1 SAA7113的主要特点 | 第23-24页 |
| 2．4．2 SAA7113外围硬件电路的设计 | 第24-27页 |
| 2．4．3 SAA7113的初始化配置 | 第27-33页 |
| 第三章 FPGA开发技术和硬件选型 | 第33-43页 |
| 3．1 可编程逻辑设计技术简介 | 第33-35页 |
| 3．1．1 可编程逻辑器件的分类及发展趋势 | 第33-34页 |
| 3．1．2 FPGA的主要特点 | 第34-35页 |
| 3．2 FPGA的设计流程 | 第35-37页 |
| 3．3 硬件描述语言(HDL) | 第37-38页 |
| 3．3．1 Verilog HDL的发展 | 第37-38页 |
| 3．3．2 Verilog HDL自顶向下的设计方法 | 第38页 |
| 3．4 课题中 FPGA的硬、软开发平台 | 第38-43页 |
| 3．4．1 本课题 FPGA芯片选型 | 第38-40页 |
| 3．4．2 FPGA的软件开发工具 | 第40-41页 |
| 3．4．3 FPGA实验开发体会 | 第41-43页 |
| 第四章 FPGA视频采集预处理系统设计与实现 | 第43-76页 |
| 4．1 FPGA系统功能框图和整体设计 | 第43-44页 |
| 4．2 FIFO先进先出模块设计 | 第44-49页 |
| 4．2．1 异步时钟域的解决方法 | 第44-46页 |
| 4．2．2 异步 FIFO的 FPGA实现 | 第46-47页 |
| 4．2．3 SAA7113与异步 FIFO的接口设计 | 第47-49页 |
| 4．3 I~2C接口配置模块设计 | 第49-51页 |
| 4．4 视频解码模块设计 | 第51-56页 |
| 4．4．1 视频数据流的识别 | 第51-52页 |
| 4．4．2 视频解码的 Verilog语言编程 | 第52-56页 |
| 4．4 图像帧存控制模块实现 | 第56-63页 |
| 4．4．1 图像帧存接口电路的设计 | 第56-57页 |
| 4．4．2 SRAM帧存地址产生模块 | 第57-58页 |
| 4．4．3 帧存切换控制模块 | 第58-59页 |
| 4．4．4 SRAM读写控制器模块设计与仿真 | 第59-63页 |
| 4．5 图像低级处理模块的 FPGA实现 | 第63-72页 |
| 4．5．1 消除图像噪声的方法 | 第63-65页 |
| 4．5．2 一种快速中值滤波算法研究 | 第65-67页 |
| 4．5．3 快速中值算法的效果分析 | 第67-68页 |
| 4．5．4 快速中值算法的 FPGA实现 | 第68-72页 |
| 4．6 CYCLONE系列 FPGA的配置下载电路 | 第72-76页 |
| 第五章 系统调试与分析 | 第76-81页 |
| 5．1 系统调试过程 | 第76-78页 |
| 5．1．1 硬件调试 | 第76-77页 |
| 5．1．2 软件调试 | 第77-78页 |
| 5．2 调试过程中遇到的问题和解决方法 | 第78-79页 |
| 5．3 系统调试结果 | 第79-81页 |
| 第六章 总结和展望 | 第81-83页 |
| 致谢 | 第83-84页 |
| 参考文献 | 第84-86页 |
| 附录A FPGA系统主体电路图 | 第86-87页 |
| 附录B 攻读硕士学位期间发表的论文及参加的科研课题 | 第87页 |
