| 第一章 绪论 | 第1-13页 |
| 1． 1 通信中的干扰与抗干扰 | 第7-9页 |
| 1． 2 短波跳频通信的现状与发展 | 第9-12页 |
| 1． 3 选题背景与研究内容 | 第12-13页 |
| 第二章 跳频通信技术理论基础 | 第13-21页 |
| 2． 1 扩展频谱通信的基本概念 | 第13-15页 |
| 2． 1． 1 扩展频谱通信的定义 | 第13页 |
| 2． 1． 2 扩展频谱通信的理论基础 | 第13-14页 |
| 2． 1． 3 扩展频谱通信的主要性能指标及其优点 | 第14-15页 |
| 2． 1． 4 扩展频谱通信的几种工作方式 | 第15页 |
| 2． 2 跳频通信系统分析 | 第15-20页 |
| 2． 2． 1 跳频通信系统的主要技术指标与抗干扰关系 | 第15-16页 |
| 2． 2． 2 跳频通信系统的主要特点 | 第16-18页 |
| 2． 2． 3 跳频通信系统原理与信号分析 | 第18-20页 |
| 2． 3 本章小节 | 第20-21页 |
| 第三章 跳频频率合成器的关键技术与方案设计 | 第21-30页 |
| 3． 1 频率合成技术 | 第21-23页 |
| 3． 2 直接式数字频率合成(DDS)技术 | 第23-26页 |
| 3． 2． 1 DDS的原理 | 第23-24页 |
| 3． 2． 2 DDS的性能分析 | 第24-26页 |
| 3． 3 跳频频率合成器的设计方案 | 第26-29页 |
| 3． 3． 1 跳频频率合成器主要技术指标 | 第26页 |
| 3．3． 2 跳频频率合成器方案论证与选择 | 第26-29页 |
| 3． 4 本章小节 | 第29-30页 |
| 第四章 频率合成器的性能分析 | 第30-39页 |
| 4． 1 跳频频率合成器输出信号噪声特性分析 | 第30-33页 |
| 4． 1． 1 DDS的噪声及杂散性能 | 第30-32页 |
| 4． 1． 2 PLL对DDS输出相噪、杂散的影响 | 第32-33页 |
| 4． 2 跳频频率合成器频率转换性能分析 | 第33-38页 |
| 4． 2． 1 捕获辅助电路 | 第34-36页 |
| 4． 2． 2 多环路频率合成技术 | 第36-37页 |
| 4． 2． 3 DDS激励PLL方案分析 | 第37-38页 |
| 4． 3 本章小节 | 第38-39页 |
| 第五章 跳频频率合成器的实现 | 第39-50页 |
| 5． 1 跳频频率合成器硬件系统设计 | 第39-45页 |
| 5． 1． 1 控制部分设计 | 第39-40页 |
| 5． 1． 2 DDS激励源的设计 | 第40-41页 |
| 5． 1． 3 PLL倍频环路的实现 | 第41-42页 |
| 5． 1． 4 分段VCO的实现 | 第42-43页 |
| 5． 1． 5 选频控制部分设计 | 第43-44页 |
| 5． 1． 6 滤波放大电路的设计实现 | 第44-45页 |
| 5． 2 跳频频率合成器软件系统设计 | 第45-49页 |
| 5． 2． 1 跳频图案的产生 | 第46-47页 |
| 5． 2． 2 频率控制字表的生成 | 第47页 |
| 5． 2． 3 中断及跳频的实现 | 第47-49页 |
| 5． 3 本章小节 | 第49-50页 |
| 第六章 频率合成器的测试与分析 | 第50-57页 |
| 6． 1 DDS输出跳频信号频谱测试 | 第50-52页 |
| 6． 2 PLL输出信号频谱测试 | 第52-54页 |
| 6． 3 跳频信号换频时间测试 | 第54-55页 |
| 6． 4 本章小节 | 第55-57页 |
| 全文总结 | 第57-59页 |
| 致谢 | 第59-60页 |
| 参考文献 | 第60-61页 |
