综合业务接口板时钟控制电路的设计与实现
| 摘要 | 第1-6页 |
| Abstract | 第6-7页 |
| 第一章 绪论 | 第7-14页 |
| ·前言 | 第7-8页 |
| ·综合业务接入网的现状和前景 | 第8-10页 |
| ·综合业务接入网的原理 | 第10页 |
| ·时钟锁相技术的发展状况 | 第10-13页 |
| ·论文工作安排 | 第13页 |
| ·论文构成 | 第13-14页 |
| 第二章 PLL理论及芯片选择 | 第14-32页 |
| ·PLL工作原理 | 第14-19页 |
| ·锁相环稳态误差分析 | 第19-21页 |
| ·锁相环稳定性分析 | 第21-26页 |
| ·PLL芯片的选择 | 第26-32页 |
| 第三章 直接数字频率合成技术理论 | 第32-40页 |
| ·概述 | 第32页 |
| ·直接数字频率合成技术的原理 | 第32-34页 |
| ·DDS的输出频谱 | 第34-36页 |
| ·DDS芯片选择及功能介绍 | 第36-40页 |
| 第四章 时间控制电路的硬件设计 | 第40-59页 |
| ·综合业务接口板的功能概述 | 第40页 |
| ·综合业务接口板完成接口功能的主要器件 | 第40-42页 |
| ·时钟方案设计 | 第42-44页 |
| ·时钟硬件电路搭建 | 第44-59页 |
| 第五章 时钟主备倒换的实现 | 第59-77页 |
| ·设计主备倒换的目的 | 第59页 |
| ·主备倒换的设计思想 | 第59-60页 |
| ·硬件主备倒换思想 | 第60页 |
| ·硬件描述语言VHDL的引入 | 第60-61页 |
| ·VHDL的实体和构造 | 第61-66页 |
| ·用VHDL实现主备硬件倒换的原理 | 第66-77页 |
| 第六章 设计实现与改善 | 第77-84页 |
| ·设计的实现 | 第77页 |
| ·时钟控制电路的测量与改善 | 第77-83页 |
| ·结论 | 第83-84页 |
| 致谢 | 第84-85页 |
| 参考文献 | 第85-87页 |
| 附录 | 第87-107页 |
