| 摘要 | 第1-7页 |
| ABSTRACT | 第7-9页 |
| 目录 | 第9-12页 |
| 插图目录 | 第12-13页 |
| 表格目录 | 第13-15页 |
| 第1章 绪论 | 第15-26页 |
| ·进化型硬件简介 | 第15-17页 |
| ·硬件进化工作原理 | 第15-16页 |
| ·硬件进化研究现状 | 第16-17页 |
| ·电路进化设计概述 | 第17-18页 |
| ·电路进化设计的概念及其与硬件进化的关系 | 第17-18页 |
| ·电路进化设计的算法框架 | 第18页 |
| ·组合逻辑电路进化设计研究现状 | 第18-19页 |
| ·时序逻辑电路进化设计研究现状 | 第19-20页 |
| ·多态逻辑电路进化设计研究现状 | 第20-22页 |
| ·多态门的概念及研究现状 | 第20-21页 |
| ·多态电路的概念及研究现状 | 第21-22页 |
| ·电路进化设计面临的问题 | 第22-23页 |
| ·本文主要研究内容和创新之处 | 第23-24页 |
| ·本文内容的组织与安排 | 第24-25页 |
| ·本章小结 | 第25-26页 |
| 第2章 基于修复技术的电路进化设计算法 | 第26-43页 |
| ·引言 | 第26-27页 |
| ·适应度评估方法 | 第27-28页 |
| ·Stalling effect现象及实例分析 | 第28-30页 |
| ·修复技术原理 | 第30-33页 |
| ·基本原理 | 第30页 |
| ·示例 | 第30-32页 |
| ·修复电路所耗的门单元数 | 第32-33页 |
| ·算法流程 | 第33-35页 |
| ·实验结果 | 第35-41页 |
| ·修复技术与Es相结合的进化设计算法 | 第35-37页 |
| ·修复技术与shannon分解法相结合的进化设计方法 | 第37-41页 |
| ·本章小结 | 第41-43页 |
| 第3章 基于三步分解的时序逻辑电路进化设计算法 | 第43-68页 |
| ·研究现状回顾 | 第43-44页 |
| ·相关背景知识 | 第44-50页 |
| ·外部进化 | 第44-46页 |
| ·组合逻辑电路分解方法 | 第46-48页 |
| ·时序逻辑电路分解方法 | 第48-50页 |
| ·3SD-ES | 第50-59页 |
| ·3SD-ES框架 | 第50-52页 |
| ·一个具体的例子 | 第52-59页 |
| ·实验 | 第59-66页 |
| ·小规模型时序电路的进化生成 | 第59-61页 |
| ·较大规模时序电路的进化生成 | 第61-62页 |
| ·三种分解方法对算法性能的影响 | 第62-64页 |
| ·自动设置分解参数 | 第64-66页 |
| ·讨论 | 第66-67页 |
| ·本章小结 | 第67-68页 |
| 第4章 基于加权法的多态电路进化设计算法 | 第68-94页 |
| ·问题的提出 | 第68-69页 |
| ·相关工作 | 第69-70页 |
| ·加权和方法 | 第70-77页 |
| ·CGP模型及(μ,λ)ES简介 | 第70-71页 |
| ·加权和方法描述 | 第71-72页 |
| ·实验结果 | 第72-76页 |
| ·讨论 | 第76-77页 |
| ·加权和方法小结 | 第77页 |
| ·动态加权法 | 第77-93页 |
| ·问题及对策 | 第77-78页 |
| ·相关工作 | 第78-79页 |
| ·动态加权法描述 | 第79-83页 |
| ·与已有方法的比较实验结果 | 第83-84页 |
| ·pDWAM参数分析 | 第84-89页 |
| ·用pDWAM进化设计三态和四态电路 | 第89-92页 |
| ·讨论 | 第92页 |
| ·动态加权法小结 | 第92-93页 |
| ·本章小结 | 第93-94页 |
| 第5章 总结与展望 | 第94-96页 |
| 参考文献 | 第96-102页 |
| 致谢 | 第102-103页 |
| 读博期间发表的学术论文与参加的科研项目 | 第103页 |