| 摘要 | 第1-4页 |
| ABSTRACT | 第4-5页 |
| 目录 | 第5-7页 |
| 第一章 绪论 | 第7-11页 |
| ·课题的来源及研究的意义 | 第7-8页 |
| ·国内外同类课题的研究现状 | 第8-9页 |
| ·本论文的主要工作 | 第9-10页 |
| ·论文章节组成 | 第10-11页 |
| 第二章 基于SRAM技术的FPGA的基本架构 | 第11-19页 |
| ·FPGA简介 | 第11-12页 |
| ·什么是FPGA | 第11页 |
| ·FPGA为什么令人感兴趣 | 第11-12页 |
| ·FPGA的用途 | 第12页 |
| ·基于SRAM技术的FPGA的架构 | 第12-17页 |
| ·可编程连线资源 | 第13-14页 |
| ·输入/输出单元(IOB) | 第14-15页 |
| ·可配置逻辑单元(CLB) | 第15-16页 |
| ·数字延迟锁相环(DLL) | 第16页 |
| ·专用可配置存储器(块状RAM，Block RAM) | 第16-17页 |
| ·本章小结 | 第17-19页 |
| 第三章 FPGA中可配置存储器模块的架构设计 | 第19-29页 |
| ·概述 | 第19页 |
| ·可配置静态存储器的架构设计 | 第19-27页 |
| ·可配置静态存储器的设计思路 | 第19-20页 |
| ·可配置静态存储器的基本架构 | 第20-21页 |
| ·可配置静态存储器的设计实现原理 | 第21-27页 |
| ·可配置存储器的数据流模式及端口配置模式简介 | 第27-28页 |
| ·可配置存储器的数据流模式 | 第27页 |
| ·可配置存储器的端口配置模式 | 第27-28页 |
| ·本章小结 | 第28-29页 |
| 第四章 FPGA中可配置存储器模块的设计实现 | 第29-53页 |
| ·本项目中的可配置存储器概述 | 第29-30页 |
| ·4-Kb可配置存储器的体系结构 | 第29-30页 |
| ·4-Kb可配置存储器的设计指标 | 第30页 |
| ·可配置存储器的存储单元设计 | 第30-35页 |
| ·位宽配置电路的设计 | 第35-41页 |
| ·字线译码电路的设计 | 第41-42页 |
| ·灵敏放大器的设计 | 第42-47页 |
| ·地址/数据缓冲器的设计 | 第47-49页 |
| ·读/写时序控制电路的设计 | 第49-51页 |
| ·本章小结 | 第51-53页 |
| 第五章 专用可配置存储器中集成FIFO控制逻辑的设计 | 第53-65页 |
| ·嵌入有FIFO控制逻辑的FPGA专用可配置存储器的架构简介 | 第53-54页 |
| ·可配置FIFO控制器的设计 | 第54-64页 |
| ·可配置FIFO控制器的设计需求 | 第54页 |
| ·可配置FIFO控制器的原理结构 | 第54-56页 |
| ·可配置FIFO控制逻辑的模块功能及时序 | 第56-57页 |
| ·可配置FIFO控制器各个模块的设计实现 | 第57-61页 |
| ·可配置FIFO控制器的门级综合实现 | 第61-64页 |
| ·本章小结 | 第64-65页 |
| 第六章 可配置存储器模块的仿真 | 第65-83页 |
| ·可配置存储器模块的仿真方法 | 第65-66页 |
| ·可配置存储器模块的仿真分析 | 第66-74页 |
| ·可配置存储器模块的整体功能仿真 | 第66-68页 |
| ·可配置存储器模块的Spice仿真 | 第68-71页 |
| ·可配置存储器模块的版图后仿真 | 第71-73页 |
| ·可配置存储器模块测试矢量文件的生成 | 第73-74页 |
| ·可配置存储器模块在FPGA系统中的仿真 | 第74-78页 |
| ·基于SelectMap下载模式的FPGA仿真平台的搭建原理 | 第74-76页 |
| ·可配置存储器模块在FPGA系统中的功能仿真 | 第76-78页 |
| ·可配置FIFO控制器的仿真 | 第78-81页 |
| ·可配置FIFO控制器的综合前仿真 | 第78-80页 |
| ·可配置FIFO控制器的综合后仿真 | 第80-81页 |
| ·本章小结 | 第81-83页 |
| 第七章 总结 | 第83-85页 |
| 致谢 | 第85-87页 |
| 参考文献 | 第87-88页 |
