| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第一章 绪论 | 第9-19页 |
| ·课题背景 | 第9-10页 |
| ·嵌入式存储器 | 第10-16页 |
| ·同步SRAM 存储器 | 第10-12页 |
| ·异步SRAM 存储器 | 第12-13页 |
| ·FLASH 存储器 | 第13-14页 |
| ·DRAM 存储器 | 第14-16页 |
| ·课题简介 | 第16-17页 |
| ·本文主要研究内容 | 第17-18页 |
| ·论文的章节安排 | 第18-19页 |
| 第二章 通用存储器控制器设计分析 | 第19-25页 |
| ·AMBA 总线协议 | 第19-20页 |
| ·通用存储器控制器发展现状 | 第20-21页 |
| ·Synopsys Design Ware 存储器控制器 | 第20-21页 |
| ·ARM PrimeCell 存储器控制器 | 第21页 |
| ·Rudi 通用存储器控制器 | 第21页 |
| ·典型通用存储器控制器体系结构 | 第21-23页 |
| ·Rudi 通用存储器控制器的体系结构 | 第22页 |
| ·PrimeCell 通用存储器控制器的体系结构 | 第22-23页 |
| ·本章小结 | 第23-25页 |
| 第三章SRAM/SSRAM/FLASH 控制器结构与接口设计 | 第25-39页 |
| ·控制器结构设计 | 第25-33页 |
| ·Push-Pop 寄存器 | 第26-29页 |
| ·CAM 锁存 | 第29-31页 |
| ·比特位的检查、置位与清除 | 第31-32页 |
| ·SRAM Journaling | 第32-33页 |
| ·控制器接口说明 | 第33-37页 |
| ·SRAM 地址映射 | 第33-34页 |
| ·微引擎数据处理 | 第34-35页 |
| ·Strong ARM 数据处理 | 第35-36页 |
| ·SRAM Burst Count | 第36页 |
| ·SRAM 访问命令执行的优先级 | 第36-37页 |
| ·读-修改-写功能 | 第37页 |
| ·本章小结 | 第37-39页 |
| 第四章SRAM/SSRAM/FLASH 控制器关键技术研究与实现 | 第39-49页 |
| ·控制器的外部设备连接 | 第39-43页 |
| ·同步SRAM 地址空间 | 第40-42页 |
| ·BootROM 地址空间 | 第42-43页 |
| ·SlowPort 地址空间 | 第43页 |
| ·控制器功能验证 | 第43-47页 |
| ·内部存储单元设计 | 第43-45页 |
| ·优先级队列 | 第45-46页 |
| ·CAM 设计 | 第46-47页 |
| ·本章小结 | 第47-49页 |
| 第五章 精确关键面积提取算法研究 | 第49-59页 |
| ·关键面积概述 | 第49-51页 |
| ·关键面积计算 | 第50页 |
| ·关键面积分类 | 第50-51页 |
| ·当前的主流关键面积提取技术和发展 | 第51-54页 |
| ·Monte Carlo 方法 | 第51-52页 |
| ·多边形算子方法 | 第52-53页 |
| ·Voronoi 图方法 | 第53-54页 |
| ·关键面积提取方法小结 | 第54页 |
| ·精确关键面积算法改进 | 第54-58页 |
| ·现有的关键面积提取模型 | 第54-55页 |
| ·改进的关键面积提取模型 | 第55-56页 |
| ·计算与对比结果分析 | 第56-58页 |
| ·本章小结 | 第58-59页 |
| 第六章 结束语 | 第59-61页 |
| ·总结 | 第59-60页 |
| ·下一步工作方向 | 第60-61页 |
| 致谢 | 第61-63页 |
| 参考文献 | 第63-67页 |
| 研究成果 | 第67-68页 |
