| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 缩略词 | 第13-15页 |
| 第一章 绪论 | 第15-19页 |
| 1.1 研究背景 | 第15-16页 |
| 1.2 论文工作和章节安排 | 第16-19页 |
| 第二章 TD-LTE中继系统概述 | 第19-31页 |
| 2.1 引言 | 第19页 |
| 2.2 分布式数字中继系统模型 | 第19-22页 |
| 2.3 TD-LTE系统信号结构 | 第22-27页 |
| 2.3.1 TD-LTE帧结构 | 第22页 |
| 2.3.2 时隙结构和物理资源 | 第22-24页 |
| 2.3.3 主同步信号 | 第24-25页 |
| 2.3.4 下行参考信号 | 第25-27页 |
| 2.4 中继信道大尺度特性 | 第27-28页 |
| 2.4.1 路径损耗 | 第27-28页 |
| 2.4.2 阴影衰落 | 第28页 |
| 2.5 TD-LTE中继下行问题分析 | 第28-30页 |
| 2.5.1 干扰问题分析 | 第28-29页 |
| 2.5.2 自动增益控制问题分析 | 第29-30页 |
| 2.6 本章小结 | 第30-31页 |
| 第三章 多天线中继下行干扰抑制技术研究 | 第31-49页 |
| 3.1 引言 | 第31页 |
| 3.2 小区间干扰中继转发模型 | 第31-34页 |
| 3.3 多天线干扰抑制方案与仿真分析 | 第34-40页 |
| 3.3.1 基于最大比合并的干扰抑制 | 第34-35页 |
| 3.3.2 基于迫零准则的干扰抑制 | 第35-36页 |
| 3.3.3 基于MMSE准则的干扰抑制 | 第36页 |
| 3.3.4 最大化端到端信干噪比接收向量结构 | 第36-37页 |
| 3.3.5 干扰抑制方案比较与仿真分析 | 第37-40页 |
| 3.4 不同中继天线个数和干扰源组成下干扰抑制性能分析 | 第40-41页 |
| 3.5 干扰噪声协方差矩阵估计与仿真分析 | 第41-46页 |
| 3.5.1 基于接收信号估计算法 | 第42-43页 |
| 3.5.2 基于参考信号估计算法 | 第43页 |
| 3.5.3 基于干扰重建估计算法 | 第43-44页 |
| 3.5.4 自适应对角加载算法 | 第44-45页 |
| 3.5.5 仿真分析 | 第45-46页 |
| 3.6 多天线中继干扰抑制工作流程 | 第46-48页 |
| 3.7 本章小结 | 第48-49页 |
| 第四章 TD-LTE中继下行自动增益控制设计 | 第49-69页 |
| 4.1 引言 | 第49页 |
| 4.2 传统AGC方案 | 第49-53页 |
| 4.2.1 AGC设计理论分析 | 第49-51页 |
| 4.2.2 传统AGC工作流程 | 第51-52页 |
| 4.2.3 传统AGC结果分析 | 第52-53页 |
| 4.3 下行用户数据量变化的影响 | 第53-57页 |
| 4.3.1 不同用户数据量对信号功率和峰均比的影响 | 第54-55页 |
| 4.3.2 用户数据量突变对AGC设计的影响 | 第55-57页 |
| 4.4 TD-LTE中继AGC总体方案设计 | 第57-58页 |
| 4.5 AGC设计与仿真分析 | 第58-68页 |
| 4.5.1 AGC慢环设计 | 第58-63页 |
| 4.5.2 AGC快环设计 | 第63-66页 |
| 4.5.3 仿真分析 | 第66-68页 |
| 4.6 本章小结 | 第68-69页 |
| 第五章 分布式数字中继系统硬件设计 | 第69-81页 |
| 5.1 引言 | 第69页 |
| 5.2 中继硬件平台总体设计 | 第69-73页 |
| 5.2.1 射频芯片AD9361 | 第71-72页 |
| 5.2.2 FPGA和其他关键芯片 | 第72页 |
| 5.2.3 实物展示 | 第72-73页 |
| 5.3 中继硬件平台FPGA设计与实现 | 第73-80页 |
| 5.3.1 AD9361驱动模块 | 第74-76页 |
| 5.3.2 数字接口模块 | 第76-77页 |
| 5.3.3 AGC模块 | 第77-80页 |
| 5.4 本章小结 | 第80-81页 |
| 第六章 总结与展望 | 第81-83页 |
| 6.1 论文工作总结 | 第81-82页 |
| 6.2 进一步的研究方向 | 第82-83页 |
| 参考文献 | 第83-87页 |
| 作者简介 | 第87-89页 |
| 致谢 | 第89页 |