包络跟踪功率放大器技术研究
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第10-18页 |
| 1.1 选题及研究意义 | 第10-12页 |
| 1.2 DOHERTY与ET功放原理 | 第12-15页 |
| 1.2.1 Doherty功率放大器原理 | 第13-15页 |
| 1.2.2 ET功率放大器原理 | 第15页 |
| 1.3 ET功放实现方式 | 第15-17页 |
| 1.4 论文内容安排 | 第17-18页 |
| 第二章 ET包络成形及功放设计 | 第18-26页 |
| 2.1 包络成形技术 | 第18-22页 |
| 2.1.1 包络成形之线性增益 | 第18-20页 |
| 2.1.2 包络成形之固定压缩点 | 第20-21页 |
| 2.1.3 包络成形之最大效率 | 第21-22页 |
| 2.2 动态偏置下的功放优化设计 | 第22-23页 |
| 2.3 包络降带宽技术 | 第23-25页 |
| 2.4 本章小结 | 第25-26页 |
| 第三章 包络调制器研究 | 第26-39页 |
| 3.1 MASH技术原理 | 第26-28页 |
| 3.2 多电平电源转换器结构 | 第28-29页 |
| 3.3 MASH控制多电压转换器原理 | 第29-30页 |
| 3.4 MASH控制多电平电源调制器实验验证 | 第30-38页 |
| 3.4.1 基于MASH的控制系统 | 第31-32页 |
| 3.4.2 MOSFET开关驱动电路 | 第32-33页 |
| 3.4.3 输出低通滤波器 | 第33-34页 |
| 3.4.4 实验数据 | 第34-38页 |
| 3.5 本章小结 | 第38-39页 |
| 第四章 ET功放数字预失真 | 第39-54页 |
| 4.1 功放模型 | 第39-42页 |
| 4.1.1 无记忆功放行为模型 | 第40-41页 |
| 4.1.1.1 功放无记忆Saleh行为模型 | 第40页 |
| 4.1.1.2 功放无记忆多项式行为模型 | 第40-41页 |
| 4.1.2 记忆功放行为模型 | 第41-42页 |
| 4.1.2.1 神经网络功放行为模型 | 第41-42页 |
| 4.1.2.2 记忆多项式功放行为模型 | 第42页 |
| 4.2 数字预失真器提取 | 第42-44页 |
| 4.2.1 模型取反 | 第43-44页 |
| 4.2.2 模型参考 | 第44页 |
| 4.3 基于神经网络的ET功放数字预失真 | 第44-51页 |
| 4.3.1 基于实数时延神经网络的ET功放模型 | 第46-49页 |
| 4.3.2 基于实数时延神经网络预失真器仿真 | 第49-51页 |
| 4.4 ET功放预失真实验验证结果 | 第51-52页 |
| 4.5 本章小结 | 第52-54页 |
| 第五章 总结与展望 | 第54-55页 |
| 致谢 | 第55-56页 |
| 参考文献 | 第56-60页 |
| 攻读硕士学位期间取得的成果 | 第60-61页 |
