| 摘要 | 第1-5页 |
| ABSTRACT | 第5-10页 |
| 第一章 绪论 | 第10-15页 |
| ·论文研究的背景及意义 | 第10页 |
| ·论文完成的工作 | 第10-12页 |
| ·论文的主要内容和结构 | 第12-15页 |
| 第二章 FPGA 设计开发及IP 核技术 | 第15-25页 |
| ·SPARTAN 3E 系列器件结构 | 第15-16页 |
| ·FPGA 设计流程 | 第16-20页 |
| ·FPGA 中自顶向下的设计方法 | 第20-21页 |
| ·IP 核设计技术 | 第21-23页 |
| ·本章小结 | 第23-25页 |
| 第三章 JPEG-LS 图像压缩标准及其应用程序的设计实现 | 第25-45页 |
| ·JPEG-LS 图像压缩标准的编码处理过程 | 第25-32页 |
| ·上下文建模 | 第26-29页 |
| ·正常模式下的编码 | 第29-31页 |
| ·游长模式下的编码 | 第31-32页 |
| ·应用程序设计的意义及其实现结构 | 第32-33页 |
| ·JPEG-LS 图像无损压缩编码器应用程序设计 | 第33-41页 |
| ·源图像数据的读入 | 第35页 |
| ·编码器主程序的初始化 | 第35-36页 |
| ·游长模式编码子程序 | 第36-38页 |
| ·正常模式编码子程序 | 第38-40页 |
| ·码字输出子程序 | 第40-41页 |
| ·解码器程序设计 | 第41-42页 |
| ·应用程序的性能评估 | 第42-43页 |
| ·本章小结 | 第43-45页 |
| 第四章 JPEG-LS 图像无损压缩IP 核的FPGA 设计 | 第45-71页 |
| ·图像无损压缩IP 核实现的硬件平台 | 第45-46页 |
| ·图像无损压缩IP 核功能模块的划分 | 第46-47页 |
| ·IP 核全局时钟的设计 | 第47-49页 |
| ·FPGA 设计中时钟的特性 | 第47页 |
| ·FPGA 内部的全局时钟解决方案 | 第47页 |
| ·IP 核中全局时钟的实现 | 第47-49页 |
| ·基于ROM 控制器的源图像数据采集 | 第49-50页 |
| ·源图像数据选取的原因 | 第49页 |
| ·源图像数据的采集 | 第49-50页 |
| ·基于JPEG-LS 标准的图像无损压缩IP 核设计 | 第50-63页 |
| ·数据采集模块的流水线操作 | 第51-52页 |
| ·基于双使能信号设计的模式选择模块 | 第52-54页 |
| ·游长编码模块的分级实现 | 第54-56页 |
| ·正常编码模块的设计 | 第56-60页 |
| ·编码输出模块 | 第60-61页 |
| ·双口RAM 读写控制实现变量更新 | 第61页 |
| ·Golomb 编码IP 软核 | 第61-63页 |
| ·实现跨时钟域处理的数据缓冲模块 | 第63-64页 |
| ·使用数据缓冲的意义 | 第63页 |
| ·FPGA 设计中跨时钟域的处理 | 第63-64页 |
| ·多状态机下的串口控制器 | 第64-68页 |
| ·电平转换 | 第64-65页 |
| ·串行异步传输协议 | 第65页 |
| ·串口控制器的实现 | 第65-67页 |
| ·FPGA 中状态机的设计技巧 | 第67-68页 |
| ·本章小结 | 第68-71页 |
| 第五章 总结与展望 | 第71-73页 |
| 参考文献 | 第73-76页 |
| 附录1 游长编码子程序 | 第76-80页 |
| 附录2 正常编码子程序 | 第80-83页 |
| 附录3 码字输出子程序 | 第83-84页 |
| 附录4 IP 核顶层模块电路综合图 | 第84-85页 |
| 附录5 IP 核内部子模块综合电路图 | 第85-86页 |
| 致谢 | 第86-87页 |
| 攻读学位期间发表的学术论文目录 | 第87页 |
