基于FPGA的PCI-E数据采集电路设计
| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第1章 绪论 | 第8-14页 |
| 1.1 课题背景及研究的目的和意义 | 第8-9页 |
| 1.2 国内外研究现状 | 第9-12页 |
| 1.2.1 高速数据采集发展现状分析 | 第9-10页 |
| 1.2.2 数据总线发展现状分析 | 第10-12页 |
| 1.3 本文主要研究内容及结构安排 | 第12-14页 |
| 第2章 数据采集相关原理 | 第14-23页 |
| 2.1 数据采集基本原理 | 第14-15页 |
| 2.2 PCI-E 总线结构及基本操作 | 第15-17页 |
| 2.2.1 PCI-E 的拓扑结构 | 第15-16页 |
| 2.2.2 PCI-E 设备的层次 | 第16-17页 |
| 2.3 信号完整性问题 | 第17-22页 |
| 2.3.1 串扰 | 第18-19页 |
| 2.3.2 反射 | 第19-21页 |
| 2.3.3 差分传输 | 第21-22页 |
| 2.4 本章小结 | 第22-23页 |
| 第3章 硬件电路设计 | 第23-41页 |
| 3.1 电路结构和设计思路 | 第23-24页 |
| 3.2 电源模块 | 第24-25页 |
| 3.3 信号调理电路 | 第25-33页 |
| 3.3.1 AC/DC 耦合电路 | 第27-28页 |
| 3.3.2 阻抗选择和匹配电路 | 第28-29页 |
| 3.3.3 无源衰减网络 | 第29-30页 |
| 3.3.4 程控衰减电路 | 第30-31页 |
| 3.3.5 固定增益放大及偏移调节电路 | 第31-33页 |
| 3.4 模数转换模块 | 第33-35页 |
| 3.4.1 ADC 芯片选择 | 第33-34页 |
| 3.4.2 ADC08D500 电路设计 | 第34-35页 |
| 3.5 FPGA 相关电路 | 第35-38页 |
| 3.5.1 FPGA 选择 | 第35-36页 |
| 3.5.2 FPGA 配置 | 第36-38页 |
| 3.6 PCI-E 接口实现方案 | 第38-40页 |
| 3.7 本章小结 | 第40-41页 |
| 第4章 软件设计及测试 | 第41-50页 |
| 4.1 FPGA 内部逻辑设计 | 第41-44页 |
| 4.1.1 FPGA 实现 PCI-E 接口 | 第41-44页 |
| 4.1.2 DDR2 读写模块设计 | 第44页 |
| 4.2 测试及结果分析 | 第44-49页 |
| 4.2.1 PCB 仿真 | 第44-45页 |
| 4.2.2 PCI-E 接口测试 | 第45-48页 |
| 4.2.3 DDR2 读写模块测试 | 第48-49页 |
| 4.3 本章小结 | 第49-50页 |
| 结论 | 第50-51页 |
| 参考文献 | 第51-55页 |
| 致谢 | 第55页 |
