| 目录 | 第1-4页 |
| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第一章 概述 | 第6-10页 |
| ·研究背景 | 第6-8页 |
| ·研究动机及意义 | 第8页 |
| ·论文的贡献 | 第8-9页 |
| ·论文组织结构 | 第9-10页 |
| 第二章 Capture效应下ISO18000-6C兼容的防碰撞算法研究 | 第10-33页 |
| ·综述 | 第10-19页 |
| ·随机型防碰撞算法综述 | 第10-13页 |
| ·ISO18000-6C兼容的防碰撞算法研究现状 | 第13-19页 |
| ·超高频无源RFID系统中Capture效应建模 | 第19-27页 |
| ·相关工作 | 第19-20页 |
| ·一种新颖的Caplure模型-RFIDCap的建立 | 第20-23页 |
| ·仿真结果及分析 | 第23-26页 |
| ·测试结果及分析 | 第26-27页 |
| ·防碰撞算法分析及设计中Capture模型的选用 | 第27页 |
| ·Capture效应对传统随机型防碰撞算法性能的影响 | 第27-29页 |
| ·Capture效应下随机型多标签防碰撞算法设计 | 第29-33页 |
| ·标签数量估计 | 第29-30页 |
| ·最佳帧长的确定 | 第30-31页 |
| ·改进后算法的仿真结果 | 第31页 |
| ·Capture效应下ISO18000-6C防碰撞算法的性能限 | 第31-33页 |
| 第三章 ISO18000-6C读写器数字接收机中码元同步器设计 | 第33-80页 |
| ·ISO18000-6C标准下读写器接收链路分析 | 第33-37页 |
| ·基于内插和数字PLL的码元同步器设计 | 第37-64页 |
| ·相关工作 | 第37-40页 |
| ·PLL设计理论 | 第40-44页 |
| ·码元同步环路结构 | 第44-47页 |
| ·环路模块设计 | 第47-58页 |
| ·环路参数的确定 | 第58-61页 |
| ·环路的优化与改进 | 第61-64页 |
| ·环路锁定过程的仿真结果 | 第64页 |
| ·读写器数字接收机设计 | 第64-76页 |
| ·数字接收机系统结构及指标 | 第65-69页 |
| ·IQ选择模块设计 | 第69-71页 |
| ·接收滤波器设计 | 第71-73页 |
| ·匹配滤波器设计 | 第73-74页 |
| ·帧同步器设计 | 第74-75页 |
| ·判决器设计 | 第75-76页 |
| ·解码器设计 | 第76页 |
| ·码元同步器及数字接收机的行为级仿真 | 第76-79页 |
| ·仿真平台 | 第76-77页 |
| ·仿真结果 | 第77-79页 |
| ·码元同步器及数字接收机的FPGA实现 | 第79-80页 |
| 总结和展望 | 第80-81页 |
| 参考文献 | 第81-88页 |
| 硕士期间发表的论文和专利 | 第88-89页 |
| 致谢 | 第89-90页 |
