| 摘要 | 第3-4页 |
| Abstract | 第4页 |
| 第一章 绪论 | 第7-11页 |
| 1.1 无线移动通信的发展现状 | 第7-8页 |
| 1.2 OFDM 技术研究现状 | 第8-9页 |
| 1.3 论文的研究背景与意义 | 第9页 |
| 1.4 论文的主要内容 | 第9-11页 |
| 第二章 OFDM 无线通信系统 | 第11-21页 |
| 2.1 无线衰落信道 | 第11-13页 |
| 2.1.1 小尺度衰落 | 第11-13页 |
| 2.1.2 大尺度衰落 | 第13页 |
| 2.2 OFDM 基本原理 | 第13-15页 |
| 2.2.1 OFDM 调制解调原理 | 第13-14页 |
| 2.2.2 保护时间与循环前缀 | 第14-15页 |
| 2.2.3 OFDM 技术优缺点 | 第15页 |
| 2.3 OFDM 系统 | 第15-20页 |
| 2.3.1 OFDM 系统模型 | 第15-18页 |
| 2.3.2 OFDM 系统参数 | 第18页 |
| 2.3.3 帧格式 | 第18-19页 |
| 2.3.4 同步序列 | 第19-20页 |
| 2.4 本章小结 | 第20-21页 |
| 第三章 OFDM 系统同步算法研究 | 第21-43页 |
| 3.1 同步误差对 OFDM 系统性能的影响 | 第21-24页 |
| 3.1.1 定时同步误差对系统性能的影响 | 第21-23页 |
| 3.1.2 频率偏差对系统性能的影响 | 第23-24页 |
| 3.2 基于循环前缀的同步算法 | 第24-26页 |
| 3.3 基于共轭对称训练序列的同步算法 | 第26-28页 |
| 3.3.1 训练序列设计 | 第26页 |
| 3.3.2 定时同步算法 | 第26-28页 |
| 3.3.3 频偏估计算法 | 第28页 |
| 3.4 基于 CAZAC 序列的时频同步算法 | 第28-33页 |
| 3.4.1 训练序列设计 | 第29页 |
| 3.4.2 定时同步算法 | 第29-31页 |
| 3.4.3 粗小数倍频率偏移估计 | 第31-32页 |
| 3.4.4 整数倍频率偏移估计 | 第32-33页 |
| 3.5 基于 CAZAC 序列的时域同步算法 | 第33-37页 |
| 3.5.1 定时算法的简化 | 第34-35页 |
| 3.5.2 时域整数倍频率偏移估计 | 第35-36页 |
| 3.5.3 频偏校正的简化 | 第36页 |
| 3.5.4 模式识别判断 | 第36-37页 |
| 3.6 简化的基于 CAZAC 序列的时频同步算法 | 第37-38页 |
| 3.6.1 训练序列设计 | 第37页 |
| 3.6.2 定时同步与粗小数倍频率偏移估计 | 第37页 |
| 3.6.3 整数倍频率偏移估计 | 第37页 |
| 3.6.4 细小数倍频率偏移估计 | 第37-38页 |
| 3.7 结果仿真分析 | 第38-42页 |
| 3.8 本章小结 | 第42-43页 |
| 第四章 同步部分的 FPGA 实现 | 第43-63页 |
| 4.1 Xilinx 可编程逻辑器件简介 | 第43-44页 |
| 4.2 Verilog HDL 语言介绍 | 第44-45页 |
| 4.3 软硬件联合开发设计流程 | 第45-46页 |
| 4.3.1 MATLAB 辅助 ISE 完成 FPGA 设计的流程和方法 | 第45页 |
| 4.3.2 MATLAB 的定点仿真 | 第45-46页 |
| 4.4 基于 CAZAC 序列的时频同步部分的 FPGA 实现 | 第46-58页 |
| 4.4.1 粗定时同步单元设计 | 第48-51页 |
| 4.4.2 粗小数倍频率偏移及整数倍频率偏移估计单元设计 | 第51-56页 |
| 4.4.4 校正单元设计 | 第56-58页 |
| 4.5 简化的基于 CAZAC 序列的时频同步部分的 FPGA 实现 | 第58-62页 |
| 4.5.1 整偏估计单元设计 | 第59-60页 |
| 4.5.2 FFT 单元设计 | 第60页 |
| 4.5.3 细小偏估计单元设计 | 第60-61页 |
| 4.5.4 校正单元设计 | 第61-62页 |
| 4.6 FPGA 资源使用情况 | 第62页 |
| 4.7 本章小结 | 第62-63页 |
| 第五章 总结与问题分析 | 第63-65页 |
| 5.1 论文的工作总结 | 第63页 |
| 5.2 论文存在的问题及以后的研究方向 | 第63-65页 |
| 致谢 | 第65-67页 |
| 参考文献 | 第67-70页 |
