面向通用可重构计算系统的任务编译关键技术研究
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第13-18页 |
| 1.1 引言 | 第13-15页 |
| 1.2 课题研究目标 | 第15-16页 |
| 1.3 研究内容与本文结构 | 第16-18页 |
| 第二章 可重构计算软硬件技术综述 | 第18-29页 |
| 2.1 典型的可重构处理器架构 | 第18-22页 |
| 2.1.1 粗粒度可重构处理器 | 第18-20页 |
| 2.1.2 细粒度可重构处理器 | 第20-21页 |
| 2.1.3 混合粒度可重构处理器 | 第21-22页 |
| 2.2 可重构处理器编译流程 | 第22-25页 |
| 2.2.1 ADRES 编译流程 | 第22-23页 |
| 2.2.2 NAPA-C 编译流程 | 第23-24页 |
| 2.2.3 KAHRISMA 编译流程 | 第24-25页 |
| 2.3 循环优化编译技术 | 第25-27页 |
| 2.3.1 循环展开 | 第25-26页 |
| 2.3.2 循环分块 | 第26-27页 |
| 2.4 迭代编译优化技术 | 第27-28页 |
| 2.5 本章小结 | 第28-29页 |
| 第三章 可重构计算任务编译技术研究 | 第29-60页 |
| 3.1 Remus-II 硬件架构介绍 | 第29-33页 |
| 3.1.1 外部接口硬件 | 第30-31页 |
| 3.1.2 中间数据传输硬件 | 第31-32页 |
| 3.1.3 内部计算硬件 | 第32-33页 |
| 3.2 Remus-II 编程模型抽象 | 第33-34页 |
| 3.3 Remus-II 编译流程设计 | 第34-44页 |
| 3.3.1 DFG 图解析 | 第36-39页 |
| 3.3.2 DFG 图时域划分 | 第39-40页 |
| 3.3.3 配置信息生成 | 第40-44页 |
| 3.4 可重构迭代编译设计 | 第44-54页 |
| 3.4.1 迭代编译流程 | 第45-47页 |
| 3.4.2 性能评估模型 | 第47-48页 |
| 3.4.3 基于循环展开的迭代编译 | 第48-54页 |
| 3.5 迭代编译模板开发 | 第54-57页 |
| 3.5.1 迭代编译模板设计 | 第54-56页 |
| 3.5.2 迭代编译模板调用 | 第56-57页 |
| 3.6 迭代编译模板集成 | 第57-58页 |
| 3.7 本章小结 | 第58-60页 |
| 第四章 任务编译器功能测试和性能分析 | 第60-69页 |
| 4.1 功能测试 | 第60-65页 |
| 4.1.1 单函数配置测试 | 第61-62页 |
| 4.1.2 多函数 C-model 配置测试 | 第62-64页 |
| 4.1.3 多函数 RTL-model 配置测试 | 第64-65页 |
| 4.2 性能分析 | 第65-68页 |
| 4.2.1 编译时间 | 第66页 |
| 4.2.2 运行时间 | 第66-68页 |
| 4.3 本章小结 | 第68-69页 |
| 第五章 结束语 | 第69-71页 |
| 5.1 主要工作与创新点 | 第69-70页 |
| 5.2 后续研究工作 | 第70-71页 |
| 参考文献 | 第71-75页 |
| 致谢 | 第75-76页 |
| 攻读硕士学位期间已发表或录用的论文 | 第76页 |
