结合结构级和门级的多核处理器功耗评估方法
| 摘要 | 第5-6页 |
| Abstract | 第6-7页 |
| 目录 | 第8-10页 |
| 插图索引 | 第10-11页 |
| 附表索引 | 第11-12页 |
| 第1章 绪论 | 第12-19页 |
| 1.1 研究背景 | 第12-15页 |
| 1.1.1 多核处理器时代的到来 | 第12-15页 |
| 1.1.2 功耗问题的严重性 | 第15页 |
| 1.2 功耗评估研究现状 | 第15-17页 |
| 1.3 本文研究工作 | 第17页 |
| 1.4 本文组织结构 | 第17-19页 |
| 第2章 功耗评估方法和数字集成电路设计流程 | 第19-32页 |
| 2.1 功耗的来源及量化分析 | 第19-22页 |
| 2.1.1 功耗的来源 | 第19-21页 |
| 2.1.2 功耗的量化分析 | 第21-22页 |
| 2.2 处理器功耗评估方法研究 | 第22-27页 |
| 2.2.1 结构级功耗评估方法 | 第23-25页 |
| 2.2.2 门级功耗评估方法 | 第25-27页 |
| 2.3 数字集成电路设计流程 | 第27-31页 |
| 2.3.1 设计风格 | 第27-29页 |
| 2.3.2 逻辑综合 | 第29-30页 |
| 2.3.3 物理设计 | 第30-31页 |
| 2.4 小结 | 第31-32页 |
| 第3章 结合结构级和门级的多核处理器功耗评估框架 | 第32-40页 |
| 3.1 概述 | 第32页 |
| 3.2 性能模拟器 Gem5 | 第32-36页 |
| 3.2.1 Gem5 特征介绍 | 第33-34页 |
| 3.2.2 Gem5 模型分析 | 第34-35页 |
| 3.2.3 Gem5 模拟机制分析 | 第35-36页 |
| 3.3 结构级功耗模拟器 McPAT | 第36-38页 |
| 3.3.1 McPAT 特征介绍 | 第36-37页 |
| 3.3.2 McPAT 功耗模型 | 第37-38页 |
| 3.4 框架的搭建 | 第38-39页 |
| 3.5 小结 | 第39-40页 |
| 第4章 结合结构级和门级的多核处理器功耗评估方法 | 第40-53页 |
| 4.1 概述 | 第40-41页 |
| 4.2 多核处理器的电路级划分 | 第41-43页 |
| 4.2.1 组合逻辑 | 第41-42页 |
| 4.2.2 时序逻辑 | 第42页 |
| 4.2.3 互连线 | 第42-43页 |
| 4.3 多核处理器的体系结构级划分 | 第43-47页 |
| 4.3.1 处理器核心 | 第43-44页 |
| 4.3.2 片上网络 | 第44-46页 |
| 4.3.3 片上高速缓存 | 第46-47页 |
| 4.3.4 时钟网络 | 第47页 |
| 4.4 功耗评估平台的建立 | 第47-52页 |
| 4.4.1 模块的翻转率计算 | 第48页 |
| 4.4.2 漏电功耗的估计 | 第48页 |
| 4.4.3 参数化 RTL 的设计 | 第48-49页 |
| 4.4.4 功耗查找表的建立 | 第49-52页 |
| 4.4.5 功耗查找表与 McPAT 的集成 | 第52页 |
| 4.5 小结 | 第52-53页 |
| 第5章 实验验证及结果分析 | 第53-60页 |
| 5.1 XML 文件的配置 | 第53-55页 |
| 5.2 实验验证 | 第55-58页 |
| 5.2.1 Niagara1 | 第55-57页 |
| 5.2.2 Alpha21364 | 第57-58页 |
| 5.3 实验分析 | 第58-59页 |
| 5.4 小结 | 第59-60页 |
| 结论 | 第60-62页 |
| 参考文献 | 第62-66页 |
| 附录A 攻读学位期间所发表的学术论文 | 第66-67页 |
| 附录B 攻读学位期间参加的科研项目 | 第67-68页 |
| 致谢 | 第68页 |
