数字锁相放大器优化设计与实现
| 摘要: | 第4-6页 |
| Abstract: | 第6-7页 |
| 第1章 绪论 | 第10-16页 |
| 1.1 课题研究背景及意义 | 第10-11页 |
| 1.2 锁相放大器的发展过程 | 第11页 |
| 1.3 国内外研究状况 | 第11-12页 |
| 1.4 锁相放大器的发展方向 | 第12-13页 |
| 1.5 本文主要研究内容 | 第13-16页 |
| 第2章锁相放大器的基本理论 | 第16-26页 |
| 2.1 相关检测技术 | 第16-17页 |
| 2.2 相敏检测技术 | 第17-21页 |
| 2.2.1 相敏检测技术基本原理 | 第17-19页 |
| 2.2.2 双相相敏检测器 | 第19-21页 |
| 2.3 信噪比改善 | 第21-24页 |
| 2.4 模拟锁相放大器与数字锁相放大器性能对比 | 第24-25页 |
| 2.5 本章小结 | 第25-26页 |
| 第3章 数字锁相放大器的数字系统设计与实现 | 第26-48页 |
| 3.1 数字锁相放大器的数字系统结构分析 | 第26-27页 |
| 3.2 内部激励（模式）下正交参考信号的生成 | 第27-30页 |
| 3.3 数字窄带低通滤波器的设计 | 第30-47页 |
| 3.3.1 多抽样率数字信号处理 | 第31-35页 |
| 3.3.2 级联积分梳状滤波器 | 第35-39页 |
| 3.3.3 内插二阶多项式滤波器 | 第39页 |
| 3.3.4 半带滤波器 | 第39-41页 |
| 3.3.5 整形滤波器的实现 | 第41-42页 |
| 3.3.6 窄带低通滤波器的整体设计 | 第42-47页 |
| 3.4 本章小结 | 第47-48页 |
| 第4章 锁相放大器数字系统性能仿真验证与分析 | 第48-56页 |
| 4.1 数字窄带低通滤波器的理论频率响应 | 第48-50页 |
| 4.2 数字系统性能仿真验证 | 第50-54页 |
| 4.2.1 准确性测试 | 第50-52页 |
| 4.2.2 抗噪声性能 | 第52-54页 |
| 4.3 系统误差分析 | 第54页 |
| 4.4 本章小结 | 第54-56页 |
| 第5章总结与展望 | 第56-59页 |
| 5.1 本文总结 | 第56-57页 |
| 5.2 未来展望 | 第57-59页 |
| 参考文献 | 第59-63页 |
| 攻读硕士期间发表学术论文情况 | 第63-65页 |
| 致谢 | 第65页 |
