雷达信号分选和天线扫描周期估计算法的研究与实现
| 摘要 | 第9-10页 |
| ABSTRACT | 第10页 |
| 第一章 绪论 | 第12-16页 |
| 1.1 论文研究背景及意义 | 第12-13页 |
| 1.2 国内外研究现状和发展趋势 | 第13-15页 |
| 1.2.1 雷达信号分选 | 第13-14页 |
| 1.2.2 天线扫描周期估计 | 第14-15页 |
| 1.3 论文的主要工作与结构安排 | 第15-16页 |
| 第二章 雷达信号分选与天线扫描周期估计技术 | 第16-40页 |
| 2.1 雷达信号分选概述 | 第16-23页 |
| 2.1.1 雷达信号分选参数 | 第17-20页 |
| 2.1.2 雷达脉冲信号的PRI特性 | 第20-23页 |
| 2.2 雷达信号预分选 | 第23-27页 |
| 2.2.1 雷达信号预分选流程 | 第24-25页 |
| 2.2.2 K-均值聚类算法 | 第25-27页 |
| 2.3 雷达信号主分选 | 第27-34页 |
| 2.3.1 动态关联法 | 第27-29页 |
| 2.3.2 累积差分直方图法(CDIF) | 第29-31页 |
| 2.3.3 序列差分直方图法(SDIF) | 第31-34页 |
| 2.4 天线扫描周期估计 | 第34-38页 |
| 2.4.1 直接法估计ASP | 第34-36页 |
| 2.4.2 自相关法估计ASP | 第36-38页 |
| 2.5 小结 | 第38-40页 |
| 第三章 雷达信号分选与天线扫描周期估计的实现 | 第40-62页 |
| 3.1 系统概述 | 第40-41页 |
| 3.2 信号采集模块 | 第41-44页 |
| 3.2.1 模块概述 | 第41-42页 |
| 3.2.2 芯片选型 | 第42-44页 |
| 3.3 基于FPGA的信号预处理 | 第44-52页 |
| 3.3.1 FPGA选型和主控逻辑 | 第44-46页 |
| 3.3.2 参数测量与PDW生成 | 第46-49页 |
| 3.3.3 大容量高速存储阵列控制逻辑设计 | 第49-52页 |
| 3.4 基于DSP的信号分选和ASP估计 | 第52-61页 |
| 3.4.1 DSP选型和存储器接口设计 | 第52-59页 |
| 3.4.2 信号分选和ASP估计流程 | 第59-61页 |
| 3.5 小结 | 第61-62页 |
| 第四章 功能测试 | 第62-70页 |
| 4.1 数据传输路径测试 | 第62-64页 |
| 4.2 雷达信号分选测试 | 第64-67页 |
| 4.2.1 单个序列测试 | 第64-66页 |
| 4.2.2 多个序列测试 | 第66-67页 |
| 4.3 天线扫描周期测试 | 第67-69页 |
| 4.4 小结 | 第69-70页 |
| 结束语 | 第70-72页 |
| 致谢 | 第72-73页 |
| 参考文献 | 第73-77页 |
| 作者在学期间取得的学术成果 | 第77页 |
