HEVC整数变换与帧内预测模块硬件优化设计
| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 第一章 绪论 | 第9-13页 |
| 1.1 引言 | 第9页 |
| 1.2 研究背景与意义 | 第9-10页 |
| 1.3 国内外研究现状 | 第10-12页 |
| 1.3.1 整数变换的研究现状 | 第10-11页 |
| 1.3.2 帧内预测的研究现状 | 第11-12页 |
| 1.4 研究内容与章节安排 | 第12-13页 |
| 第二章 视频编码标准 | 第13-22页 |
| 2.1 视频编码标准发展历程 | 第13-14页 |
| 2.2 HEVC编码框架 | 第14-16页 |
| 2.3 编码结构 | 第16-18页 |
| 2.3.1 编码结构划分 | 第16页 |
| 2.3.2 编码树单元CTU | 第16-18页 |
| 2.4 并行处理技术 | 第18-20页 |
| 2.5 其他介绍 | 第20-22页 |
| 第三章 整数变换模块硬件设计 | 第22-40页 |
| 3.1 离散余弦变换简介 | 第22页 |
| 3.2 浮点DCT/IDCT及其快速算法 | 第22-25页 |
| 3.2.1 浮点DCT算法 | 第22-24页 |
| 3.2.2 一维浮点DCT/IDCT快速算法 | 第24-25页 |
| 3.3 HEVC中整数变换 | 第25-27页 |
| 3.4 整数变换模块硬件设计与实现 | 第27-34页 |
| 3.4.1 整体设计结构与数据调度 | 第27-29页 |
| 3.4.2 整数变换硬件结构 | 第29-34页 |
| 3.4.3 基于RAM的转置单元 | 第34页 |
| 3.5 实验结果与分析 | 第34-39页 |
| 3.5.1 Modelsim仿真结果 | 第34-37页 |
| 3.5.2 FPGA综合结果 | 第37-39页 |
| 3.6 本章小结 | 第39-40页 |
| 第四章 帧内预测模块硬件设计 | 第40-62页 |
| 4.1 HEVC标准中帧内预测介绍 | 第40-46页 |
| 4.1.1 Planar模式 | 第41页 |
| 4.1.2 DC模式 | 第41-42页 |
| 4.1.3 Angular模式 | 第42-46页 |
| 4.2 帧内预测模块硬件设计与实现 | 第46-58页 |
| 4.2.1 功能划分与流水线结构设计 | 第46-48页 |
| 4.2.2 硬件友好的参考像素选择结构 | 第48-50页 |
| 4.2.3 Planar模式硬件结构 | 第50-52页 |
| 4.2.4 DC模式硬件结构 | 第52-55页 |
| 4.2.5 Angular模式硬件结构 | 第55-58页 |
| 4.3 实验结果与分析 | 第58-61页 |
| 4.3.1 Modelsim仿真结果 | 第58-59页 |
| 4.3.2 FPGA综合结果 | 第59-61页 |
| 4.4 本章小结 | 第61-62页 |
| 第五章 总结与展望 | 第62-63页 |
| 参考文献 | 第63-66页 |
| 致谢 | 第66-67页 |
| 攻读学位期间的研究成果 | 第67-68页 |
