| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-16页 |
| 第一章 绪论 | 第16-20页 |
| 1.1 研究背景与意义 | 第16-17页 |
| 1.2 国内外研究现状 | 第17-19页 |
| 1.3 论文内容安排 | 第19-20页 |
| 第二章 雷达接收机简述及硬件平台设计 | 第20-30页 |
| 2.1 采样定理 | 第20-21页 |
| 2.1.1 Nyquist基带采样定理 | 第20页 |
| 2.1.2 带通采样定理 | 第20-21页 |
| 2.2 雷达接收机指标分析 | 第21-25页 |
| 2.2.1 灵敏度与噪声系数 | 第21-22页 |
| 2.2.2 动态范围与增益 | 第22-24页 |
| 2.2.3 ADC性能 | 第24-25页 |
| 2.2.4 抗干扰性能 | 第25页 |
| 2.3 硬件平台设计 | 第25-29页 |
| 2.3.1 项目需求分析及主要器件选型 | 第25-27页 |
| 2.3.2 AD采集板结构及对外通信接口设计 | 第27-29页 |
| 2.4 本章小结 | 第29-30页 |
| 第三章 基于射频采样的雷达接收机方案设计 | 第30-58页 |
| 3.1 数字下变频 | 第30-35页 |
| 3.1.1 数字下变频原理 | 第30-31页 |
| 3.1.2 数字下变频的实现方法 | 第31-35页 |
| 3.2 第一级数字下变频 | 第35-41页 |
| 3.2.1 数控振荡器介绍 | 第36-37页 |
| 3.2.2 第一级DDC方案设计及仿真结果 | 第37-38页 |
| 3.2.3 实际测试结果 | 第38-41页 |
| 3.3 第二级数字下变频 | 第41-52页 |
| 3.3.1 数控振荡器设计 | 第41-42页 |
| 3.3.2 抗混叠滤波器设计 | 第42-44页 |
| 3.3.3 第二级DDC方案设计及仿真结果 | 第44-49页 |
| 3.3.4 实际测试结果 | 第49-52页 |
| 3.4 抗干扰处理 | 第52-55页 |
| 3.4.1 自适应频率捷变 | 第52-55页 |
| 3.4.2 窄脉冲剔除 | 第55页 |
| 3.5 本章小结 | 第55-58页 |
| 第四章 基于FPGA的高速传输技术 | 第58-68页 |
| 4.1 高速传输底层介绍 | 第58-60页 |
| 4.1.1 GTX介绍 | 第58-59页 |
| 4.1.2 GTX传输性能测试工具 | 第59-60页 |
| 4.2 JESD204B高速传输协议 | 第60-64页 |
| 4.2.1 JESD204B协议介绍及内容 | 第60-63页 |
| 4.2.2 基于AD9680的JESD204B使用 | 第63-64页 |
| 4.3 光纤通信技术 | 第64-66页 |
| 4.3.1 光纤及光模块介绍 | 第64页 |
| 4.3.2 基于GTX的光纤通信调试 | 第64-66页 |
| 4.4 本章小结 | 第66-68页 |
| 第五章 FPGA规范化设计 | 第68-76页 |
| 5.1 基于FPGA的雷达信号处理设计流程 | 第68-69页 |
| 5.2 FPGA自检设计 | 第69-71页 |
| 5.2.1 FPGA子模块自检设计 | 第70页 |
| 5.2.2 AD采集板状态上报 | 第70-71页 |
| 5.3 时序设计与优化 | 第71-74页 |
| 5.4 本章小结 | 第74-76页 |
| 第六章 总结与展望 | 第76-78页 |
| 6.1 本文工作总结 | 第76页 |
| 6.2 工作展望 | 第76-78页 |
| 参考文献 | 第78-80页 |
| 致谢 | 第80-82页 |
| 作者简介 | 第82-83页 |