SATA接口双硬盘控制技术研究与实现
| 摘要 | 第4-5页 |
| abstract | 第5-6页 |
| 1 绪论 | 第10-20页 |
| 1.1 课题研究背景及目的 | 第10-11页 |
| 1.2 国内外研究现状 | 第11-18页 |
| 1.2.1 SATA控制器实现方法 | 第11-13页 |
| 1.2.2 国外SATA控制器研究现状 | 第13-16页 |
| 1.2.3 国内SATA控制器研究现状 | 第16-18页 |
| 1.3 课题研究内容及章节架构 | 第18-20页 |
| 2 SATA协议分析 | 第20-30页 |
| 2.1 SATA协议分析 | 第20-22页 |
| 2.1.1 SATA协议近期更新内容 | 第20-21页 |
| 2.1.2 协议体系结构 | 第21-22页 |
| 2.2 物理层分析 | 第22-23页 |
| 2.2.1 物理层功能说明 | 第22页 |
| 2.2.2 OOB信号功能及作用机制 | 第22-23页 |
| 2.3 链路层分析 | 第23-27页 |
| 2.3.1 链路层功能 | 第23-24页 |
| 2.3.2 8b/10b编码机制 | 第24页 |
| 2.3.3 帧结构 | 第24-25页 |
| 2.3.4 原语的组成及功能 | 第25-26页 |
| 2.3.5 CRC校验原理 | 第26页 |
| 2.3.6 扰码原理 | 第26-27页 |
| 2.4 传输层分析 | 第27-28页 |
| 2.4.1 传输层功能 | 第27页 |
| 2.4.2 帧信息结构(FIS) | 第27-28页 |
| 2.5 应用层分析 | 第28-29页 |
| 2.6 本章小结 | 第29-30页 |
| 3 双硬盘控制器及其硬件系统设计 | 第30-58页 |
| 3.1 总体设计方案 | 第30-31页 |
| 3.2 SATA顶层设计 | 第31-32页 |
| 3.3 双硬盘控制器设计 | 第32-35页 |
| 3.4 物理层模块 | 第35-42页 |
| 3.4.1 物理层时钟模块 | 第35-38页 |
| 3.4.2 GTX模块 | 第38-41页 |
| 3.4.3 物理层状态机 | 第41-42页 |
| 3.5 链路层模块 | 第42-48页 |
| 3.5.1 空闲状态机 | 第43页 |
| 3.5.2 发送帧状态机 | 第43-44页 |
| 3.5.3 接收帧状态机 | 第44-46页 |
| 3.5.4 CRC模块设计 | 第46-47页 |
| 3.5.5 扰码模块设计 | 第47-48页 |
| 3.6 系统硬件设计 | 第48-57页 |
| 3.6.1 FPGA选型 | 第48-50页 |
| 3.6.2 时钟模块设计 | 第50页 |
| 3.6.3 系统硬件复位模块 | 第50-51页 |
| 3.6.4 SATA模块电路 | 第51-52页 |
| 3.6.5 SATA预加重模块原理 | 第52-54页 |
| 3.6.6 SATA预加重模块实现方法 | 第54-55页 |
| 3.6.7 板卡间连接器选型 | 第55-56页 |
| 3.6.8 两种SATA链路连接方案研究 | 第56-57页 |
| 3.7 本章小结 | 第57-58页 |
| 4 双硬盘控制器测试与分析 | 第58-71页 |
| 4.1 测试平台 | 第58-59页 |
| 4.2 测试逻辑设计说明 | 第59-62页 |
| 4.2.1 发送指令及接口读写控制操作 | 第59-61页 |
| 4.2.2 发送指令及读写测试逻辑仿真验证 | 第61-62页 |
| 4.3 SATA接口数据读写测试与分析 | 第62-67页 |
| 4.3.1 SATA物理通信链路建立时间测试 | 第62-63页 |
| 4.3.2 写数据测试验证 | 第63-65页 |
| 4.3.3 读取数据测试验证 | 第65-67页 |
| 4.4 双硬盘控制模块测试与验证 | 第67-70页 |
| 4.4.1 双硬盘控制写数据测试与验证 | 第67-68页 |
| 4.4.2 双硬盘控制读数测试与验证 | 第68-70页 |
| 4.5 本章小结 | 第70-71页 |
| 5 总结与展望 | 第71-73页 |
| 5.1 总结 | 第71-72页 |
| 5.2 展望 | 第72-73页 |
| 参考文献 | 第73-77页 |
| 攻读硕士学位期间发表的论文及所取得的研究成果 | 第77-78页 |
| 致谢 | 第78页 |
