基于FPGA的PCIE多路高速数据采集系统的设计
| 摘要 | 第8-9页 |
| abstract | 第9-10页 |
| 第一章 绪论 | 第11-17页 |
| 1.1 课题研究的背景和意义 | 第11页 |
| 1.2 数据采集及总线技术介绍与发展动态 | 第11-14页 |
| 1.2.1 数据采集技术介绍与发展动态 | 第12-13页 |
| 1.2.2 总线技术介绍与发展动态 | 第13-14页 |
| 1.3 预期应用价值 | 第14-15页 |
| 1.3.1 拟解决的问题 | 第14-15页 |
| 1.3.2 社会效益 | 第15页 |
| 1.4 研究目标 | 第15-16页 |
| 1.5 论文结构 | 第16-17页 |
| 第二章 PCIE总线协议介绍 | 第17-23页 |
| 2.1 PCIE总线拓扑体系 | 第17页 |
| 2.2 PCIE协议规范 | 第17-20页 |
| 2.2.1 物理层 | 第18-19页 |
| 2.2.2 数据链路层 | 第19页 |
| 2.2.3 事务层 | 第19页 |
| 2.2.4 软件层 | 第19-20页 |
| 2.3 PCIE数据包结构 | 第20-23页 |
| 2.3.1 TLP数据包结构 | 第20-21页 |
| 2.3.2 DLLP数据包结构 | 第21-23页 |
| 第三章 系统整体设计方案及电路设计 | 第23-35页 |
| 3.1 设计方案选择以及确定 | 第23-24页 |
| 3.2 设计方案主要选片介绍 | 第24-27页 |
| 3.2.1 FPGA的介绍以及优势 | 第24-26页 |
| 3.2.2 A/D模数转换模块介绍 | 第26页 |
| 3.2.3 Altera PCIE IP核介绍 | 第26-27页 |
| 3.3 系统整体设计 | 第27-30页 |
| 3.3.1 系统设计流程及工具 | 第27-28页 |
| 3.3.2 系统整体方案 | 第28-30页 |
| 3.4 系统硬件电路设计 | 第30-35页 |
| 3.4.1 FPGA配置芯片电路设计 | 第30-32页 |
| 3.4.2 电源电路设计 | 第32页 |
| 3.4.3 A/D模数转换模块电路设计 | 第32-33页 |
| 3.4.4 PCIE卡缘电路设计 | 第33-34页 |
| 3.4.5 PLL锁相环电路 | 第34-35页 |
| 第四章 FPGA逻辑控制设计 | 第35-52页 |
| 4.1 A/D模数转换模块设计 | 第35-38页 |
| 4.1.1 模数转换模块工作原理 | 第35-36页 |
| 4.1.2 模数转换模块FPGA设计 | 第36-38页 |
| 4.2 PCIE数据传输模块设计 | 第38-52页 |
| 4.2.1 PCIE IP核模块 | 第38-43页 |
| 4.2.2 配置空间模块 | 第43-44页 |
| 4.2.3 数据接收模块 | 第44-48页 |
| 4.2.4 数据传输模块 | 第48-52页 |
| 第五章 采集系统驱动程序及上位机设计 | 第52-58页 |
| 5.1 驱动程序开发 | 第52-55页 |
| 5.1.1 WDM驱动架构介绍 | 第52-53页 |
| 5.1.2 驱动开发工具介绍 | 第53页 |
| 5.1.3 驱动开发步骤 | 第53-55页 |
| 5.2 PCIE数据采集系统上位机设计 | 第55-58页 |
| 5.2.1 上位机操作驱动程序 | 第55-56页 |
| 5.2.2 上位机界面设计 | 第56-58页 |
| 第六章 仿真与测试 | 第58-63页 |
| 6.1 FPGA功能仿真 | 第58-59页 |
| 6.2 测试与分析 | 第59-63页 |
| 6.2.1 PCIE数据采集卡传输速度测试与分析 | 第60-62页 |
| 6.2.2 PCIE数据采集卡实际测试 | 第62-63页 |
| 第七章 总结与展望 | 第63-65页 |
| 7.1 论文总结 | 第63-64页 |
| 7.2 下一步工作展望 | 第64-65页 |
| 参考文献 | 第65-68页 |
| 致谢 | 第68-69页 |
| 附录 | 第69页 |
