| 摘要 | 第1-6页 |
| ABSTRACT | 第6-11页 |
| 第一章 引言 | 第11-14页 |
| ·引言 | 第11页 |
| ·研究背景 | 第11-12页 |
| ·国内外研究现状 | 第12页 |
| ·本文主要工作 | 第12页 |
| ·本文章节安排 | 第12-14页 |
| 第二章 系统整体设计以及相关背景知识 | 第14-20页 |
| ·系统总体结构介绍 | 第14-15页 |
| ·以太网介绍 | 第15页 |
| ·G703/E1 标准介绍 | 第15-17页 |
| ·HDLC 协议介绍 | 第17页 |
| ·可编程逻辑器件的（FPGA）设计以及开发方法概述 | 第17-19页 |
| ·可编程逻辑器件（FPGA）的整体介绍 | 第17-18页 |
| ·Xilinx ISE 开发环境简介 | 第18页 |
| ·硬件描述语言概述 | 第18-19页 |
| ·本章小结 | 第19-20页 |
| 第三章 系统的硬件设计与实现 | 第20-36页 |
| ·系统整体硬件设计框图 | 第20-21页 |
| ·E1 数据的接口模块 | 第21-24页 |
| ·Ds21348 芯片介绍 | 第21-22页 |
| ·Ds21348 电路模块 | 第22-24页 |
| ·FPGA 电路模块 | 第24-28页 |
| ·以太网模块 | 第28-31页 |
| ·电源模块 | 第31-32页 |
| ·复位模块 | 第32-33页 |
| ·时钟模块 | 第33-35页 |
| ·本章小结 | 第35-36页 |
| 第四章 适配器FPGA 逻辑设计与实现 | 第36-59页 |
| ·系统总体功能模块设计框图 | 第36-37页 |
| ·E1 数据接收以太网数据模块 | 第37-46页 |
| ·以太网数据转换模块 | 第37-45页 |
| ·HDLC 数据组帧 | 第45-46页 |
| ·以太网接收E1 数据发送 | 第46-51页 |
| ·HDLC 解封模块 | 第46-48页 |
| ·线路码添加模块与RMII 接口与以太网接口转换 | 第48-51页 |
| ·G703 接口与以太网数据转换模块 | 第51-57页 |
| ·DATA（G703）报文格式 | 第51-52页 |
| ·G703 数据发送方向模块 | 第52页 |
| ·帧同步模块. | 第52-55页 |
| ·添加以太网帧头与CRC 模块 | 第55-56页 |
| ·G703(DATA 报文)数据接收方向模块 | 第56-57页 |
| ·FPGA 实际开发中的关键技术 | 第57-58页 |
| ·双口RAM、FIFO 处理 | 第57页 |
| ·状态机处理 | 第57页 |
| ·状态编码定义以及状态转换的描述 | 第57-58页 |
| ·本章小结 | 第58-59页 |
| 第五章 单板的PCB 设计与系统调试 | 第59-74页 |
| ·EDA 工具的介绍 | 第59-60页 |
| ·开发常用的软件模块 | 第59页 |
| ·Allegro 开发流程 | 第59-60页 |
| ·系统PCB 设计 | 第60-68页 |
| ·系统的PCB 层叠设计 | 第61-64页 |
| ·PCB 布局布线 | 第64-68页 |
| ·单板硬件调试 | 第68-69页 |
| ·电源和时钟的调试 | 第68-69页 |
| ·E1 接口电路的调试 | 第69页 |
| ·FPGA 电路模块调试 | 第69页 |
| ·FPGA 内部的功能模块调试 | 第69-71页 |
| ·系统整体功能调试 | 第71-73页 |
| ·E1 接口功能部分调试 | 第71-73页 |
| ·G703 接口功能部分调试 | 第73页 |
| ·本章小结 | 第73-74页 |
| 第六章 总结与展望 | 第74-75页 |
| ·工作总结 | 第74页 |
| ·下一步工作 | 第74-75页 |
| 致谢 | 第75-76页 |
| 参考文献 | 第76-78页 |
| 攻硕期间参与的项目以及发表的论文 | 第78-79页 |
| 附录 | 第79-83页 |
| 附1：设备单板硬件原型 | 第79-80页 |
| 附2：调试阶段硬件原型 | 第80-81页 |
| 附3：FPGA 管脚映射表 | 第81-83页 |