| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第1章 绪论 | 第10-15页 |
| 1.1 研究背景与意义 | 第10-11页 |
| 1.2 国内外研究现状 | 第11-13页 |
| 1.3 论文组织结构 | 第13-15页 |
| 1.3.1 主要研究内容 | 第13-14页 |
| 1.3.2 论文章节安排 | 第14-15页 |
| 第2章 ADCP原理及FPGA技术 | 第15-25页 |
| 2.1 ADCP的原理 | 第15-18页 |
| 2.1.1 多普勒效应 | 第15-16页 |
| 2.1.2 ADCP测速原理 | 第16-17页 |
| 2.1.3 ADCP分层测速方法 | 第17-18页 |
| 2.2 频率估计方法 | 第18-19页 |
| 2.2.1 锁相式频率跟踪器 | 第18页 |
| 2.2.2 过零检测法 | 第18-19页 |
| 2.2.3 快速傅里叶变换（FFT）测频法 | 第19页 |
| 2.2.4 复相关测频法 | 第19页 |
| 2.3 FPGA技术 | 第19-24页 |
| 2.3.1 FPGA的基本结构 | 第19-21页 |
| 2.3.2 FPGA设计基本原则 | 第21-22页 |
| 2.3.3 FPGA开发流程 | 第22-23页 |
| 2.3.4 MicroBlaze软核处理器 | 第23-24页 |
| 2.4 本章小结 | 第24-25页 |
| 第3章 基于FPGA的ADCP信号处理计算单元 | 第25-39页 |
| 3.1 复相关测频法及其计算量估计 | 第25-27页 |
| 3.1.1 复相关测频法计算过程 | 第25-27页 |
| 3.1.2 复相关测频法计算量估计 | 第27页 |
| 3.2 浮点乘法器设计 | 第27-31页 |
| 3.2.1 浮点数的表示方法 | 第28页 |
| 3.2.2 浮点数乘法器模块设计 | 第28-31页 |
| 3.2.3 浮点乘法器仿真分析 | 第31页 |
| 3.3 FIR数字滤波器设计 | 第31-38页 |
| 3.3.1 FIR滤波器原理及基本结构 | 第31-33页 |
| 3.3.2 FIR数字滤波器的设计方法 | 第33-34页 |
| 3.3.3 基于MATLAB的FIR滤波器设计及系数提取 | 第34-37页 |
| 3.3.4 FIR数字滤波器模块设计 | 第37-38页 |
| 3.3.5 FIR数字滤波器仿真分析 | 第38页 |
| 3.4 本章小结 | 第38-39页 |
| 第4章 基于FPGA的软硬件结合的设计方法 | 第39-53页 |
| 4.1 硬件平台设计及信号处理整体方案设计 | 第39-43页 |
| 4.1.1 总体功能需求 | 第39页 |
| 4.1.2 系统硬件平台设计 | 第39-41页 |
| 4.1.3 信号处理整体方案设计 | 第41-43页 |
| 4.2 信号发射IP核 | 第43-44页 |
| 4.3 信号接收预处理IP核 | 第44-48页 |
| 4.3.1 增益控制 | 第44页 |
| 4.3.2 A/D信号采集 | 第44-46页 |
| 4.3.3 数字正交解调 | 第46-47页 |
| 4.3.4 低通滤波降采样 | 第47-48页 |
| 4.4 复相关计算IP核 | 第48-49页 |
| 4.5 MicroBlaze软核处理过程 | 第49-52页 |
| 4.5.1 自定义IP核调控 | 第49-51页 |
| 4.5.2 速度和能量解算 | 第51页 |
| 4.5.3 声速计算 | 第51-52页 |
| 4.6 本章小结 | 第52-53页 |
| 第5章 实验结果及分析 | 第53-62页 |
| 5.1 模拟声纳信号测试及快速性测试 | 第53-55页 |
| 5.1.1 模拟声纳信号测试 | 第53-54页 |
| 5.1.2 快速性测试 | 第54-55页 |
| 5.2 湖上试验 | 第55-61页 |
| 5.2.1 ADCP设备的波束结构及安装 | 第55-56页 |
| 5.2.2 测速误差标定及精度测试方法 | 第56-57页 |
| 5.2.3 标定试验数据处理及结果 | 第57-59页 |
| 5.2.4 精度测试数据处理及结果 | 第59-60页 |
| 5.2.5 最大作用剖面距离推算 | 第60-61页 |
| 5.3 本章小结 | 第61-62页 |
| 第6章 总结与展望 | 第62-64页 |
| 6.1 研究工作总结 | 第62页 |
| 6.2 展望 | 第62-64页 |
| 参考文献 | 第64-67页 |
| 致谢 | 第67-68页 |
| 攻读学位期间参加的科研项目和成果 | 第68页 |