| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-16页 |
| 第一章 绪论 | 第16-22页 |
| 1.1 课题研究背景与意义 | 第16-17页 |
| 1.2 多核DSP芯片国内外发展应用现状 | 第17-19页 |
| 1.2.1 多核DSP芯片国内外发展状况 | 第17页 |
| 1.2.2 多核DSP芯片国内外开发状况 | 第17-18页 |
| 1.2.3 多核DSP图像匹配研究现状 | 第18-19页 |
| 1.3 本论文研究内容与章节安排 | 第19-22页 |
| 第二章 多核DSP开发技术的研究 | 第22-34页 |
| 2.1 多核DSP芯片介绍 | 第22-24页 |
| 2.1.1 TMS320C6657芯片描述 | 第22-23页 |
| 2.1.2 TMS320C6657内核结构 | 第23-24页 |
| 2.2 多核DSP芯片开发 | 第24-27页 |
| 2.2.1 多核DSP软件开发 | 第24-26页 |
| 2.2.2 单核DSP与多核DSP对比实验 | 第26-27页 |
| 2.3 多核DSP核间通信 | 第27-29页 |
| 2.4 多核DSP开发并行性研究 | 第29-32页 |
| 2.4.1 多核DSP处理模型 | 第29-31页 |
| 2.4.2 并行程序性能评价与优化 | 第31-32页 |
| 2.5 本章小结 | 第32-34页 |
| 第三章 基于TMS320C6657系统硬件电路设计 | 第34-44页 |
| 3.1 系统方案设计 | 第34-36页 |
| 3.1.1 硬件平台功能要求 | 第34页 |
| 3.1.2 芯片选型 | 第34-35页 |
| 3.1.3 系统整体框图 | 第35-36页 |
| 3.2 系统电源设计 | 第36-39页 |
| 3.3 系统时钟设计 | 第39-40页 |
| 3.4 复位电路及存储器接口设计 | 第40-43页 |
| 3.4.1 DSP复位电路 | 第40-41页 |
| 3.4.2 DDR3接口设计 | 第41-42页 |
| 3.4.3 DSP boot引导模式 | 第42-43页 |
| 3.5 本章小结 | 第43-44页 |
| 第四章 系统上电调试以及DSP与FPGA通信 | 第44-58页 |
| 4.1 系统上电调试 | 第44-48页 |
| 4.1.1 电源调试 | 第44-45页 |
| 4.1.2 时钟调试 | 第45-47页 |
| 4.1.3 DSP芯片功能调试 | 第47-48页 |
| 4.2 DSP与FPGA之间uPP接口通信 | 第48-53页 |
| 4.2.1 uPP通信协议 | 第48-50页 |
| 4.2.2 uPP通信的实现 | 第50-53页 |
| 4.3 DSP与FPGA之间SRIO接口通信 | 第53-57页 |
| 4.4 本章小结 | 第57-58页 |
| 第五章 匹配算法在DSP系统平台上实现及优化 | 第58-74页 |
| 5.1 图像匹配介绍 | 第58-60页 |
| 5.1.1 基于图像灰度信息匹配 | 第58-59页 |
| 5.1.2 图像匹配搜索策略 | 第59-60页 |
| 5.2 差分进化算法 | 第60-61页 |
| 5.3 基于小波变换与差分进化的图像匹配算法 | 第61-68页 |
| 5.3.1 粗匹配过程 | 第62-63页 |
| 5.3.2 细匹配过程 | 第63-65页 |
| 5.3.3 算法性能验证 | 第65-68页 |
| 5.4 匹配算法在DSP系统平台上实现与优化 | 第68-72页 |
| 5.4.1 多核任务划分 | 第68-69页 |
| 5.4.2 单核性能优化 | 第69-71页 |
| 5.4.3 硬件平台实时匹配 | 第71-72页 |
| 5.5 本章小结 | 第72-74页 |
| 第六章 总结与展望 | 第74-76页 |
| 参考文献 | 第76-78页 |
| 致谢 | 第78-80页 |
| 作者简介 | 第80-81页 |