基于FPGA的信号差错控制研究与设计
| 摘要 | 第4-6页 |
| Abstract | 第6-7页 |
| 第1章 引言 | 第10-13页 |
| 1.1 选题背景 | 第10-11页 |
| 1.2 研究内容 | 第11-12页 |
| 1.3 研究成果 | 第12-13页 |
| 第2章 常用纠错技术分析 | 第13-27页 |
| 2.1 编码技术的发展及其应用 | 第13-14页 |
| 2.2 差错控制编码的基本原理 | 第14-16页 |
| 2.3 现代常用编码技术 | 第16-26页 |
| 2.3.1 线性分组码 | 第16-20页 |
| 2.3.2 循环冗余校验码 | 第20-22页 |
| 2.3.3 RS码 | 第22-24页 |
| 2.3.4 turbo码 | 第24-26页 |
| 2.4 本章小结 | 第26-27页 |
| 第3章 Turbo码的设计与仿真 | 第27-41页 |
| 3.1 总体编译码设计框图 | 第27-28页 |
| 3.2 编码器类型设计 | 第28-29页 |
| 3.3 译码器类型设计 | 第29-30页 |
| 3.4 交织器设计 | 第30-32页 |
| 3.5 删余器的作用及设计 | 第32-33页 |
| 3.6 卷积码 | 第33-38页 |
| 3.6.1 卷积码基本概念 | 第33页 |
| 3.6.2 卷积码的编码 | 第33-36页 |
| 3.6.3 卷积码的译码 | 第36-38页 |
| 3.6.4 MATLAB实现卷积码仿真 | 第38页 |
| 3.7 系统纠错能力 | 第38-40页 |
| 3.8 本章小结 | 第40-41页 |
| 第4章 Turbo码的实现 | 第41-48页 |
| 4.1 Turbo码编码实现 | 第41-45页 |
| 4.1.1 关键信号时序 | 第41页 |
| 4.1.2 交织器的FPGA实现 | 第41-43页 |
| 4.1.3 卷积编码器的FPGA实现 | 第43-45页 |
| 4.1.4 使用IP Core实现译码 | 第45页 |
| 4.2 FPGA配置与调试方案 | 第45-47页 |
| 4.2.1 FPGA配置方案 | 第45-46页 |
| 4.2.2 FPGA调试方案 | 第46-47页 |
| 4.2.3 FPGA优势与选型 | 第47页 |
| 4.3 本章小结 | 第47-48页 |
| 第5章 Turbo码译码结果 | 第48-55页 |
| 5.1 Matlab仿真结果分析 | 第48-51页 |
| 5.2 FPGA仿真与实际结果分析 | 第51-53页 |
| 5.3 影响Turbo码的几个因素 | 第53-54页 |
| 5.4 本章小结 | 第54-55页 |
| 结论 | 第55-56页 |
| 致谢 | 第56-58页 |
| 参考文献 | 第58-60页 |
| 攻读学位期间取得学术成果 | 第60页 |
