首页--工业技术论文--无线电电子学、电信技术论文--基本电子电路论文--数字电路论文

快速硬件拟合技术研究及基于FPGA的实现

致谢第7-8页
摘要第8-9页
ABSTRACT第9-10页
第一章 绪论第15-20页
    1.1 研究背景和研究意义第15-16页
    1.2 相关技术的介绍第16-17页
        1.2.1 多核技术第16页
        1.2.2 硬件加速器第16-17页
        1.2.3 高密度计算第17页
    1.3 研究现状第17-19页
        1.3.1 拟合技术的发展现状第17-18页
        1.3.2 多核处理器的发展现状第18-19页
    1.4 主要研究内容第19页
    1.5 课题来源第19页
    1.6 论文组织结构第19-20页
第二章 拟合方法概述及目标异构多核SoC简介第20-28页
    2.1 非线性函数的拟合方法概述第20-24页
        2.1.1 查找表法第20-21页
        2.1.2 分段线性逼近法第21-22页
        2.1.3 泰勒(Taylor)级数展开法第22-23页
        2.1.4 CORDIC算法第23-24页
        2.1.5 算法小结第24页
    2.2 目标异构多核SoC第24-27页
        2.2.1 目标异构多核SoC结构第24-26页
        2.2.2 目标异构多核SoC工作流程第26-27页
    2.3 本章小结第27-28页
第三章 典型非线性函数的拟合器设计第28-54页
    3.1 最小二乘法原理第28-29页
    3.2 典型函数的分段非线性逼近处理方法第29-36页
        3.2.1 分段非线性逼近法原理第29-30页
        3.2.2 分段方法第30-31页
        3.2.3 分段非线性逼近法的适用性第31页
        3.2.4 逼近算法相关参数的关系第31-32页
        3.2.5 典型函数的分段非线性逼近处理第32-36页
    3.3 非线性函数的拟合器结构第36-42页
        3.3.1 运算单元结构第36-37页
        3.3.2 数据格式的选取第37-38页
        3.3.3 函数相关参数的存储设计第38-39页
        3.3.4 函数预处理模块第39-40页
        3.3.5 地址管理模块第40-41页
        3.3.6 非预存储函数处理模块第41页
        3.3.7 拟合器的工作流程第41-42页
    3.4 典型函数的分段方式第42-51页
        3.4.1 正余弦函数的分段方式及多项式构建第43-45页
        3.4.2 Sigmoid函数的分段方式及多项式构建第45-48页
        3.4.3 反三角函数的分段方式及多项式构建第48-51页
    3.5 拟合器硬件实现的结果分析第51-52页
    3.6 本章小结第52-54页
第四章 拟合器在异构多核系统中的集成及功能验证第54-66页
    4.1 拟合器在多核系统COP中的集成与验证第54-60页
        4.1.1 拟合器在COP中的集成第54-57页
        4.1.2 各函数功能验证第57页
        4.1.3 在MUSIC算法中的验证第57-60页
    4.2 拟合器在FFT中的集成与验证第60-63页
    4.3 拟合器以节点运算簇的形式集成与验证第63-65页
        4.3.1 FHA在目标系统中的集成第63-64页
        4.3.2 FHA在目标系统中的验证第64-65页
    4.4 本章小结第65-66页
第五章 总结与展望第66-68页
    5.1 总结第66页
    5.2 展望第66-68页
参考文献第68-71页
攻读硕士学位期间的学术活动及成果情况第71页

论文共71页,点击 下载论文
上一篇:基于多孔硅牺牲层的MEMS电容式压力传感器研究
下一篇:层间距宽化的MoSe2纳米片组装结构的制备及能源器件应用研究