基于FPGA的高速数字工业相机系统设计与实现
| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 第一章 绪论 | 第10-16页 |
| ·课题研究的背景 | 第10-12页 |
| ·高速相机概述 | 第10页 |
| ·几种典型的高速相机介绍 | 第10-12页 |
| ·课题研究的目的和意义 | 第12-13页 |
| ·课题主要研究内容 | 第13-14页 |
| ·课题结构安排 | 第14-16页 |
| 第二章 系统总体方案 | 第16-28页 |
| ·系统总体构成 | 第16-17页 |
| ·系统各单元选型 | 第17-26页 |
| ·传感器成像单元选型 | 第17-20页 |
| ·FPGA控制单元选型 | 第20-22页 |
| ·Camera Link接口单元选型 | 第22-25页 |
| ·相机外围设备与终端设备 | 第25-26页 |
| ·本章小结 | 第26-28页 |
| 第三章 硬件电路设计 | 第28-50页 |
| ·硬件总体构成 | 第28-29页 |
| ·硬件单元设计 | 第29-49页 |
| ·电源设计 | 第29-34页 |
| ·传感器成像单元设计 | 第34-38页 |
| ·FPGA控制单元设计 | 第38-43页 |
| ·Camera Link接口单元设计 | 第43-46页 |
| ·电路板布局布线与调试 | 第46-49页 |
| ·本章小结 | 第49-50页 |
| 第四章 基于FPGA的时序控制电路设计 | 第50-70页 |
| ·基于FPGA开发设计流程 | 第50-53页 |
| ·LUPA1300-2工作操作流程 | 第53-54页 |
| ·时序控制电路总体构成 | 第54-69页 |
| ·UART通信模块 | 第55-57页 |
| ·SPI通信模块设计 | 第57-58页 |
| ·LVDS数据解串模块设计 | 第58-62页 |
| ·像素重构模块设计 | 第62-63页 |
| ·查找表模块设计 | 第63-64页 |
| ·信息叠加模块设计 | 第64-65页 |
| ·B码解码模块设计 | 第65-67页 |
| ·图像乒乓缓存模块设计 | 第67-68页 |
| ·Camera Link接口模块设计 | 第68-69页 |
| ·本章小结 | 第69-70页 |
| 第五章 系统实施与验证 | 第70-74页 |
| ·系统搭建 | 第70-71页 |
| ·系统实施与验证 | 第71-73页 |
| ·本章小结 | 第73-74页 |
| 第六章 结论与展望 | 第74-76页 |
| 参考文献 | 第76-78页 |
| 致谢 | 第78-80页 |
| 个人简历、在学期间发表的论文与研究成果 | 第80页 |