基于FPGA的CAN总线控制器的研究与设计
| 摘要 | 第1-3页 |
| Abstract | 第3-7页 |
| 第一章 绪论 | 第7-15页 |
| ·CAN总线简介 | 第7-9页 |
| ·CAN总线的特点 | 第7-8页 |
| ·CAN总线的研究现状 | 第8-9页 |
| ·基于FPGA的CAN总线控制器软核的研究现状 | 第9页 |
| ·FPGA技术简介 | 第9-12页 |
| ·FPGA简介 | 第9-10页 |
| ·设计语言 | 第10-11页 |
| ·设计软件 | 第11-12页 |
| ·设计流程 | 第12页 |
| ·基于FPGA实现CAN总线控制器的意义 | 第12-13页 |
| ·本文的研究内容 | 第13-15页 |
| 第二章 CAN2.0A协议解析 | 第15-25页 |
| ·基本概念 | 第15-16页 |
| ·帧的类型 | 第16-20页 |
| ·数据帧 | 第16-18页 |
| ·远程帧 | 第18页 |
| ·错误帧 | 第18-19页 |
| ·过载帧 | 第19页 |
| ·帧间空间 | 第19-20页 |
| ·编码 | 第20页 |
| ·错误处理 | 第20-22页 |
| ·故障界定 | 第22-23页 |
| ·位定时 | 第23-24页 |
| ·位时间 | 第23页 |
| ·同步 | 第23-24页 |
| ·本章小结 | 第24-25页 |
| 第三章 控制器的设计与仿真 | 第25-58页 |
| ·CAN控制器结构 | 第25-28页 |
| ·SJA1000模块结构及功能 | 第25-26页 |
| ·本设计的模块结构及功能 | 第26-28页 |
| ·寄存器控制模块设计 | 第28-31页 |
| ·位时序逻辑设计 | 第31-36页 |
| ·位定时设计 | 第31-32页 |
| ·采样点和发送点设计 | 第32-33页 |
| ·同步设计 | 第33-36页 |
| ·位流处理器设计 | 第36-57页 |
| ·CRC校验 | 第37-38页 |
| ·发送设计 | 第38-42页 |
| ·接收设计 | 第42-43页 |
| ·验收滤波器设计 | 第43-44页 |
| ·RXFIFO设计 | 第44-48页 |
| ·通信故障处理 | 第48-57页 |
| ·本章小结 | 第57-58页 |
| 第四章 控制器测试 | 第58-68页 |
| ·控制器测试步骤 | 第58页 |
| ·开发板介绍 | 第58-59页 |
| ·FPGA内部功能模块 | 第59-60页 |
| ·板级测试 | 第60-67页 |
| ·控制器的初始化 | 第61-62页 |
| ·控制器报文的发送 | 第62-64页 |
| ·控制器报文的接收 | 第64-65页 |
| ·控制器的测试波形 | 第65-67页 |
| ·本章小结 | 第67-68页 |
| 第五章 总结和展望 | 第68-69页 |
| ·论文工作总结 | 第68页 |
| ·未来工作展望 | 第68-69页 |
| 参考文献 | 第69-71页 |
| 致谢 | 第71-72页 |
| 作者攻读硕士学位期间发表的论文 | 第72-73页 |
