SATA控制器的设计与FPGA验证
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-7页 |
| 目录 | 第7-9页 |
| 第一章 绪论 | 第9-13页 |
| ·FPGA简介 | 第9-10页 |
| ·硬件资源 | 第9页 |
| ·FPGA设计流程 | 第9-10页 |
| ·串行存储背景及意义 | 第10-11页 |
| ·存储发展 | 第10页 |
| ·串行并行比较 | 第10-11页 |
| ·国内外研究现状 | 第11-12页 |
| ·论文内容安排 | 第12-13页 |
| 第二章 协议分析 | 第13-33页 |
| ·总体架构 | 第13-14页 |
| ·命令层 | 第14-18页 |
| ·总体功能 | 第14页 |
| ·寄存器分析 | 第14-18页 |
| ·传输层介绍 | 第18-22页 |
| ·总体功能 | 第18页 |
| ·消息帧结构 | 第18-22页 |
| ·链路层 | 第22-28页 |
| ·功能简介 | 第22页 |
| ·数据结构 | 第22-24页 |
| ·双重纠错模式 | 第24-25页 |
| ·8b/10编解码 | 第25-28页 |
| ·物理层 | 第28-31页 |
| ·总体功能 | 第28页 |
| ·内部结构 | 第28-29页 |
| ·OOB信号 | 第29-31页 |
| ·系统方案 | 第31-33页 |
| 第三章 物理层设计与实现 | 第33-45页 |
| ·整体架构 | 第33-34页 |
| ·模拟前端实现 | 第34-38页 |
| ·RocketIO GTP介绍 | 第34页 |
| ·设计要点 | 第34-38页 |
| ·OOB信号实现 | 第38-43页 |
| ·状态机实现 | 第38-42页 |
| ·位宽转换模块 | 第42-43页 |
| ·速度协调模块实现 | 第43-45页 |
| 第四章 链路层与传输层设计与实现 | 第45-65页 |
| ·整体架构 | 第45页 |
| ·传输层设计与实现 | 第45-49页 |
| ·状态机流程 | 第45-46页 |
| ·空闲状态机设计 | 第46-47页 |
| ·PIO模式设计 | 第47-48页 |
| ·DMA模式设计 | 第48-49页 |
| ·链路层设计与实现 | 第49-63页 |
| ·空闲状态机设计 | 第50-51页 |
| ·发送端设计 | 第51-54页 |
| ·接收端设计 | 第54-57页 |
| ·原语设计 | 第57-59页 |
| ·CRC校验 | 第59-61页 |
| ·扰码设计 | 第61-63页 |
| ·综合仿真结果 | 第63-65页 |
| 第五章 系统测试 | 第65-71页 |
| ·系统整体架构 | 第65页 |
| ·系统测试 | 第65-71页 |
| 第六章 总结与展望 | 第71-73页 |
| 参考文献 | 第73-75页 |
| 致谢 | 第75-77页 |
| 攻读研究生期间发表的论文 | 第77页 |
