| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-13页 |
| ·课题研究背景 | 第7-8页 |
| ·FPGA 可靠性设计要求 | 第8-9页 |
| ·ASIP 及其并行结构简介 | 第9-11页 |
| ·本文研究工作及章节安排 | 第11-13页 |
| 第二章 FPGA 高可靠性设计技术 | 第13-27页 |
| ·FPGA 可靠性设计方法 | 第13-14页 |
| ·с模冗余 | 第14-18页 |
| ·с模冗余概述 | 第14页 |
| ·с模冗余表决器设计 | 第14-16页 |
| ·с模冗余在 FPGA 中的具体实现 | 第16-18页 |
| ·纠错编码 | 第18-20页 |
| ·纠错码概述 | 第18-19页 |
| ·汉明码(Hamming codes) | 第19-20页 |
| ·内建自测试 | 第20-26页 |
| ·内建自测试概述 | 第20-21页 |
| ·扫描链建立 | 第21-22页 |
| ·电路测试 | 第22-26页 |
| ·本章小结 | 第26-27页 |
| 第三章 基于FPGA的高可靠性通用图像处理系统设计 | 第27-39页 |
| ·基于 FPGA 的通用图像处理系统总体结构 | 第27-28页 |
| ·硬件电路设计 | 第28-32页 |
| ·FPGA 配置 | 第28-29页 |
| ·USB2.0 接口设计 | 第29-30页 |
| ·扩展存储模块 | 第30-31页 |
| ·Cameral Link 接口设计 | 第31-32页 |
| ·系统电源、复位及时钟等的设计 | 第32页 |
| ·可靠性设计方案 | 第32-38页 |
| ·器件选型 | 第32-33页 |
| ·硬件电路模块冗余 | 第33-35页 |
| ·布局布线 | 第35-36页 |
| ·电源和地的设计 | 第36-37页 |
| ·信号完整性 | 第37-38页 |
| ·本章总结 | 第38-39页 |
| 第四章 基于 RISC 的 ASIP 处理器及其可靠性设计 | 第39-53页 |
| ·ASIP 电路结构及指令集 | 第39-42页 |
| ·高可靠性 ASIP 设计方案 | 第42-52页 |
| ·算术逻辑运算单元 | 第42-44页 |
| ·程序控制单元 | 第44-46页 |
| ·数据地址产生单元 | 第46-47页 |
| ·存储单元 | 第47-50页 |
| ·系统总体的可靠性结构 | 第50-52页 |
| ·本章总结 | 第52-53页 |
| 第五章 ASIP 并行处理系统可靠性设计方案 | 第53-67页 |
| ·ASIP 并行处理体系结构 | 第53-55页 |
| ·SIMD 并行处理结构 | 第55-58页 |
| ·SIMD 阵列结构可靠性设计方法 | 第58-65页 |
| ·SIMD 阵列可靠性结构 | 第58-63页 |
| ·可靠性分析 | 第63-65页 |
| ·本章小结 | 第65-67页 |
| 第六章 总结у展望 | 第67-69页 |
| ·总结 | 第67页 |
| ·展望 | 第67-69页 |
| 致谢 | 第69-71页 |
| 参考文献 | 第71-75页 |
| 研究成果 | 第75-76页 |