| 致谢 | 第1-5页 |
| 摘要 | 第5-6页 |
| Abstract | 第6-8页 |
| 目录 | 第8-11页 |
| 第一章 绪论 | 第11-17页 |
| ·课题的研究意义 | 第11-12页 |
| ·课题的相关技术背景 | 第12-15页 |
| ·数字视频编解码技术简介 | 第12页 |
| ·多核技术处理器的发展简介 | 第12-14页 |
| ·同构多核处理器平台TilePro64简介 | 第14-15页 |
| ·课题的研究内容 | 第15-17页 |
| ·课题研究内容 | 第15页 |
| ·论文结构 | 第15-17页 |
| 第二章 相关技术介绍 | 第17-36页 |
| ·H.264标准解码流程及关键技术介绍 | 第17-28页 |
| ·H.264标准介绍 | 第17-18页 |
| ·熵解码 | 第18-21页 |
| ·帧内预测 | 第21-23页 |
| ·运动补偿 | 第23-25页 |
| ·整数变换与量化 | 第25-26页 |
| ·去块滤波 | 第26-28页 |
| ·TILERA多核处理器平台介绍 | 第28-34页 |
| ·TILERA平台发展简介 | 第28页 |
| ·TILERA平台技术介绍 | 第28-29页 |
| ·TilePro64多核处理器平台硬件结构 | 第29-33页 |
| ·TilePro64多核处理器平台上的软件开发环境 | 第33-34页 |
| ·本章小结 | 第34-36页 |
| 第三章 基于同构多核平台的高质量H.264并行解码器设计 | 第36-53页 |
| ·并行解码器功能概述 | 第36-37页 |
| ·并行解码器设计过程和思路 | 第37-39页 |
| ·并行解码器整体架构 | 第39-40页 |
| ·基于帧序列结构的帧级并行熵解码设计 | 第40-41页 |
| ·帧序列熵解码流程并行化设计分析 | 第40页 |
| ·并行熵解码模块在TilePro64平台实现 | 第40-41页 |
| ·基于任务划分的行级并行重建设计 | 第41-46页 |
| ·图像重建模块并行化初步设计 | 第41-43页 |
| ·并行重建模块时序同步性分析 | 第43-44页 |
| ·并行重建模块优化设计思路 | 第44-45页 |
| ·并行重建模块优化结果 | 第45-46页 |
| ·路滤波并行设计 | 第46-52页 |
| ·路滤波的机制 | 第46-47页 |
| ·滤波过程的并行化设计 | 第47-48页 |
| ·宏块级的并行滤波再优化 | 第48-51页 |
| ·路滤波并行设计在多核平台上的具体实现 | 第51-52页 |
| ·本章小结 | 第52-53页 |
| 第四章 多核并行解码器的程序实现 | 第53-60页 |
| ·并行解码器整体的程序执行流程 | 第53-54页 |
| ·各个功能模块内部的函数流程 | 第54-58页 |
| ·并行熵解码模块程序流程 | 第54-55页 |
| ·并行重建模块程序流程 | 第55-56页 |
| ·并行滤波模块程序执行流程 | 第56-58页 |
| ·并行解码器API接口设计 | 第58-59页 |
| ·本章小结 | 第59-60页 |
| 第五章 实验结果与分析 | 第60-65页 |
| ·实验测试环境搭建 | 第60-61页 |
| ·解码性能测试 | 第61-63页 |
| ·实验结果分析 | 第63-64页 |
| ·本章小结 | 第64-65页 |
| 第六章 总结和展望 | 第65-67页 |
| ·总结 | 第65-66页 |
| ·展望 | 第66-67页 |
| 参考文献 | 第67-71页 |
| 作者简介 | 第71页 |