基于FPGA的快速频率引导技术
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-13页 |
| ·研究背景和意义 | 第9页 |
| ·课题来源和主要研究内容 | 第9-10页 |
| ·国内外研究现状 | 第10-11页 |
| ·论文章节安排 | 第11-13页 |
| 第二章 设计原理 | 第13-24页 |
| ·引言 | 第13页 |
| ·总体设计 | 第13-14页 |
| ·瞬时测频方法 | 第14-18页 |
| ·干涉比相法 | 第14-15页 |
| ·谱分析/估计法 | 第15-16页 |
| ·计数法 | 第16-18页 |
| ·单脉冲雷达载频测量 | 第18-22页 |
| ·变频处理 | 第18-19页 |
| ·DRO | 第19页 |
| ·PLL | 第19页 |
| ·脉冲等精度计数法测频 | 第19-21页 |
| ·多路移相时钟计数法 | 第21-22页 |
| ·频率引导 | 第22-23页 |
| ·概述 | 第22页 |
| ·VCO环境适应性 | 第22页 |
| ·实时动态更新VCO特性的频率引导方法 | 第22-23页 |
| ·小结 | 第23-24页 |
| 第三章 系统方案设计 | 第24-36页 |
| ·引言 | 第24页 |
| ·FPGA | 第24-26页 |
| ·FPGA简介 | 第24-25页 |
| ·FPGA的设计 | 第25-26页 |
| ·Verilog HDL语言简述 | 第26页 |
| ·ModelSim简介 | 第26页 |
| ·基于FPGA的瞬时测频设计 | 第26-28页 |
| ·设计组成 | 第27页 |
| ·8路移相 | 第27页 |
| ·频率解算 | 第27-28页 |
| ·基于FPGA的频率引导设计 | 第28-30页 |
| ·设计组成 | 第28页 |
| ·雷达同步检测 | 第28页 |
| ·检波脉冲检测 | 第28页 |
| ·VCO电压——频率特性表格 | 第28-29页 |
| ·基于ROM的引导时序设计 | 第29页 |
| ·基于状态机的引导时序设计 | 第29-30页 |
| ·FPGA器件选择 | 第30-31页 |
| ·Altera公司FPGA器件简介 | 第30页 |
| ·Xilinx公司FPGA器件简介 | 第30页 |
| ·FPGA选择——XC4VSX55 | 第30-31页 |
| ·电路PCB设计 | 第31-35页 |
| ·电路组成 | 第31-32页 |
| ·基于AD9514的电平转换 | 第32-33页 |
| ·基于AD8318与ADCMP600的信号检波 | 第33-34页 |
| ·电路设计 | 第34-35页 |
| ·小结 | 第35-36页 |
| 第四章 瞬时测频基于FPGA实现 | 第36-55页 |
| ·引言 | 第36页 |
| ·基于FPGA的测频系统模块设计 | 第36-37页 |
| ·输入缓冲模块 | 第37-39页 |
| ·输入缓冲模块 | 第37-38页 |
| ·输入缓冲模块设计仿真 | 第38-39页 |
| ·数字时钟管理模块DCM | 第39-44页 |
| ·数字时钟管理模块DCM原理与组成 | 第39-42页 |
| ·数字时钟管理模块DCM实现与仿真 | 第42-44页 |
| ·9路计数器/加法器模块 | 第44-47页 |
| ·除法模块 | 第47-48页 |
| ·二进制-BCD码转换模块 | 第48-49页 |
| ·译码器模块 | 第49页 |
| ·顶层模块功能仿真 | 第49-51页 |
| ·约束 | 第51-53页 |
| ·顶层模块布局布线后仿真 | 第53页 |
| ·设计验证 | 第53-54页 |
| ·小结 | 第54-55页 |
| 第五章 频率引导FPGA实现 | 第55-60页 |
| ·引言 | 第55页 |
| ·设计原理 | 第55-56页 |
| ·频率引导时序设计 | 第56-57页 |
| ·频率引导时序实现 | 第57-59页 |
| ·小结 | 第59-60页 |
| 第六章 测试与数据分析 | 第60-62页 |
| ·引言 | 第60页 |
| ·误差因素分析 | 第60页 |
| ·测试与数据分析 | 第60-61页 |
| ·小结 | 第61-62页 |
| 第七章 总结和展望 | 第62-63页 |
| 致谢 | 第63-64页 |
| 参考文献 | 第64-65页 |
