核安全级数字化控制平台通信控制板卡的硬件设计
| 摘要 | 第1-4页 |
| Abstract | 第4-8页 |
| 第一章 绪论 | 第8-12页 |
| ·选题的背景和意义 | 第8-9页 |
| ·国内外研究的现状 | 第9页 |
| ·本文的主要内容及章节安排 | 第9-12页 |
| ·本文的主要内容 | 第9-10页 |
| ·本文的章节安排 | 第10-12页 |
| 第二章 核安全级数字化控制平台 | 第12-18页 |
| ·核安全级数字化控制平台的应用 | 第12-13页 |
| ·核安全级数字化控制平台的构成 | 第13-18页 |
| 第三章 通信控制板卡的总体设计 | 第18-26页 |
| ·通信控制板卡的设计要求 | 第18-19页 |
| ·通信控制板卡的总体设计 | 第19-21页 |
| ·板卡的设计形式 | 第19页 |
| ·板卡的硬件方案 | 第19-21页 |
| ·通信控制板卡的主要芯片选型 | 第21-26页 |
| ·处理器 | 第21-22页 |
| ·存储器 | 第22页 |
| ·双口 RAM | 第22-23页 |
| ·通信控制 IC | 第23页 |
| ·总线驱动芯片 | 第23-24页 |
| ·CPLD 芯片 | 第24-26页 |
| 第四章 通信控制板卡的硬件设计 | 第26-56页 |
| ·通信控制板卡的原理框图 | 第26页 |
| ·通信控制板卡的硬件设计 | 第26-41页 |
| ·通信控制板卡的供电设计 | 第26-30页 |
| ·复位和自诊断设计 | 第30-32页 |
| ·处理器设计 | 第32-33页 |
| ·存储器设计 | 第33-35页 |
| ·通信控制电路设计 | 第35-36页 |
| ·通信隔离电路设计 | 第36-38页 |
| ·电气隔离电路设计 | 第38页 |
| ·信息指示和测试接口设计 | 第38-41页 |
| ·CPLD 逻辑设计 | 第41-48页 |
| ·CPLD 功能说明 | 第41-43页 |
| ·CPLD 逻辑设计 | 第43-48页 |
| ·板卡的电磁兼容设计 | 第48-56页 |
| ·元器件的应用设计 | 第48-50页 |
| ·时钟电路应用设计 | 第50-51页 |
| ·多负载端接设计 | 第51-52页 |
| ·高速走线技术 | 第52-53页 |
| ·输入输出及其它相关 | 第53-56页 |
| 第五章 问题分析和测试结果 | 第56-58页 |
| ·主要问题分析 | 第56-57页 |
| ·测试对象和结果 | 第57-58页 |
| 第六章 结束语 | 第58-60页 |
| 致谢 | 第60-62页 |
| 参考文献 | 第62-64页 |
| 附录 | 第64-65页 |
