基于EJTAG的OCD调试方案的研究与实现
| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 1 绪论 | 第10-13页 |
| ·引言 | 第10页 |
| ·国内外研究现状 | 第10-11页 |
| ·课题研究的背景及意义 | 第11页 |
| ·本论文的组织结构 | 第11-13页 |
| 2 嵌入式调试技术综述 | 第13-20页 |
| ·嵌入式调试概念 | 第13页 |
| ·软件调试方案 | 第13-15页 |
| ·软件仿真调试方案 | 第13-14页 |
| ·软件插桩调试方案 | 第14-15页 |
| ·硬件调试方案 | 第15-20页 |
| ·ICE 调试方案 | 第15-17页 |
| ·片上调试方案 | 第17-20页 |
| 3 SoC CPU 和 EJTAG 模块介绍 | 第20-48页 |
| ·SoC CPU 介绍 | 第20-31页 |
| ·CPU 寄存器介绍 | 第20-28页 |
| ·CPU 工作模式 | 第28-31页 |
| ·SoC CPU 异常处理流程 | 第31-35页 |
| ·通用异常处理流程 | 第32-34页 |
| ·调试异常处理流程 | 第34-35页 |
| ·EJTAG 调试框架 | 第35-45页 |
| ·EJTAG TAP 控制器工作原理 | 第36-40页 |
| ·EJTAG 指令寄存器和数据寄存器介绍 | 第40-43页 |
| ·访问 EJTAG 指令寄存器和数据寄存器 | 第43-45页 |
| ·EJTAG 调试流程 | 第45-48页 |
| 4 基于 SoC CPU 的调试代理设计与实现 | 第48-70页 |
| ·调试框架总体架构 | 第48-49页 |
| ·并口模块 | 第49-51页 |
| ·EJTAG 调试仪的硬件电路 | 第49-50页 |
| ·并口模块的软件实现 | 第50-51页 |
| ·EJTAG 模块 | 第51-54页 |
| ·TAP 状态机的控制 | 第51-53页 |
| ·访问 EJTAG 指令寄存器 | 第53页 |
| ·访问 EJTAG 数据寄存器 | 第53-54页 |
| ·Server 模块 | 第54-66页 |
| ·GDB RSP 协议 | 第54-57页 |
| ·调试代理的实现 | 第57-63页 |
| ·访问内存 | 第63-64页 |
| ·断点设置 | 第64-65页 |
| ·访问处理器的寄存器 | 第65-66页 |
| ·命令解析模块 | 第66-70页 |
| ·命令结构体定义 | 第66-67页 |
| ·命令调度模块 | 第67-70页 |
| 5 总结与展望 | 第70-72页 |
| ·全文总结 | 第70页 |
| ·未来工作展望 | 第70-72页 |
| 参考文献 | 第72-74页 |
| 致谢 | 第74-75页 |
| 个人简历 | 第75页 |
| 发表的学术论文 | 第75页 |
