基于65纳米工艺高性能低功耗SRAM全定制设计

摘要	第1-11页
ABSTRACT	第11-12页
第一章 绪论	第12-18页
·课题研究背景	第12-14页
·SRAM 的发展方向	第12-13页
·SRAM 面临的挑战	第13-14页
·SRAM 的研究现状	第14-15页
·相关研究	第14页
·国内外发展状况	第14-15页
·本文的主要工作	第15-17页
·论文的组织结构	第17-18页
第二章 SRAM 概述、设计需求以及设计方案	第18-33页
·65nm 下工艺参数变化对SRAM 的影响	第18-21页
·SRAM 存储单元失效机制	第19-20页
·SRAM 存储单元失效机制对策	第20-21页
·高速低功耗SRAM 技术	第21-23页
·低功耗SRAM 设计	第21-22页
·高速SRAM 设计	第22-23页
·X 处理器Cache 中的SRAM 及设计需求	第23-25页
·X 处理器Cache 中的SRAM	第23-24页
·同步双端口SRAM 的设计需求	第24-25页
·SRAM 设计方案	第25-28页
·SRAM 的设计目标	第25-26页
·SRAM 的设计步骤	第26页
·SRAM 的具体实现	第26-28页
·同步双端口SRAM 具体规划	第28-32页
·SRAM 总体结构	第28-29页
·同步双端口SRAM 读写过程	第29-32页
·本章小结	第32-33页
第三章 同步双端口SRAM 的电路设计	第33-57页
·全定制设计技术	第33-35页
·全定制设计流程	第33-35页
·全定制设计工具	第35页
·低功耗SRAM 的整体结构设计	第35-38页
·存储阵列设计	第38-41页
·存储单元的存值结构	第38-39页
·单元尺寸的调整策略	第39-41页
·模拟结果	第41页
·译码器设计	第41-45页
·静动态译码器的比较	第42-43页
·读写译码器的电路设计	第43-44页
·模拟结果	第44-45页
·低功耗灵敏放大器电路的设计	第45-52页
·敏感放大器的分类	第46-47页
·电流模式信号和电压模式信号在长线上的延迟分析	第47-49页
·电流模式敏感放大器的设计和模拟	第49-52页
·比较电路设计与输出逻辑电路	第52-54页
·比较电路的设计思想	第52-53页
·输出逻辑电路	第53-54页
·电路延时优化	第54-56页
·本章总结	第56-57页
第四章 同步双端口的SRAM 版图设计	第57-72页
·层次化全定制版图设计	第57-59页
·版图设计流程	第57-58页
·版图设计技巧	第58-59页
·SRAM 设计布局布线策略	第59-62页
·SRAM 版图设计	第62-65页
·存储单元版图设计	第62-63页
·存储子阵列版图	第63页
·预充电路版图	第63-64页
·译码电路版图	第64页
·灵敏放大器版图	第64-65页
·总体版图结构	第65页
·寄生参数效应及优化	第65-71页
·连线的RC 延迟及优化	第66-68页
·IR drop 问题及优化	第68-69页
·串扰问题及优化	第69-71页
·本章总结	第71-72页
第五章 同步双端口的SRAM 模拟和验证	第72-87页
·版图验证	第72-74页
·DRC 和ERC 的验证	第72-73页
·LVS 验证	第73页
·寄生参数的提取	第73-74页
·电路和版图模拟	第74-80页
·HSPICE 模拟	第75-76页
·SRAM 版图全局模拟	第76-80页
·SRAM 相关视图创建与分析	第80-86页
·物理视图的提取	第81-82页
·时序模型的建立	第82-86页
·本章总结	第86-87页
第六章 结束语	第87-89页
·课题工作总结	第87-88页
·未来工作展望	第88-89页
致谢	第89-90页
参考文献	第90-93页
攻读硕士期间发表的论文	第93页