多媒体SoC中存储控制与片上通信的研究与实现
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-5页 |
| 目录 | 第5-7页 |
| 图目录 | 第7-8页 |
| 表目录 | 第8-9页 |
| 第1章 绪论 | 第9-13页 |
| ·集成电路设计技术 | 第9-10页 |
| ·多媒体应用 | 第10-11页 |
| ·片外存储器 | 第11页 |
| ·主要工作 | 第11页 |
| ·本文结构 | 第11-13页 |
| 第2章 多媒体解码SOC设计 | 第13-25页 |
| ·多媒体解码算法 | 第13-15页 |
| ·MPEG-2视频概述 | 第15-18页 |
| ·解码器存储资源需求 | 第18-22页 |
| ·单路MPEG-2解码存储资源需求 | 第18-21页 |
| ·双路MPEG-2解码存储资源需求 | 第21-22页 |
| ·基于软硬协同设计的H.264解码SoC | 第22-25页 |
| 第3章 SDR/DDR SDRAM控制器设计 | 第25-46页 |
| ·SDRAM基础 | 第25-38页 |
| ·存储器分析 | 第25-27页 |
| ·随机访问存储器的介绍 | 第27-31页 |
| ·SDRAM内部结构 | 第31页 |
| ·SDRAM主要操作和命令组合 | 第31-36页 |
| ·两种高效率的工作模式 | 第36页 |
| ·DDR总线 | 第36-38页 |
| ·控制器总体设计 | 第38页 |
| ·控制通路设计 | 第38-41页 |
| ·初始化模块 | 第39页 |
| ·刷新模块 | 第39页 |
| ·自检模块 | 第39-40页 |
| ·命令产生模块 | 第40页 |
| ·地址映射 | 第40页 |
| ·命令重排模块 | 第40-41页 |
| ·数据通路设计 | 第41-42页 |
| ·ASIC实现 | 第42-43页 |
| ·接口信号完整性分析 | 第43-46页 |
| 第4章 片内总线和片上网络 | 第46-61页 |
| ·片内同步总线 | 第46-49页 |
| ·多媒体片内总线结构 | 第46-48页 |
| ·与其他常用总线的比较 | 第48-49页 |
| ·仲裁算法 | 第49-54页 |
| ·常用仲裁算法 | 第49-52页 |
| ·浮动优先级仲裁算法 | 第52-53页 |
| ·优先级的确定 | 第53-54页 |
| ·下一代芯片互连技术—NoC | 第54-57页 |
| ·互连线延时的挑战 | 第55-56页 |
| ·多核互连 | 第56-57页 |
| ·基于包交换的片上网络 | 第57-61页 |
| ·片上网络结构 | 第57-58页 |
| ·包结构和通信协议 | 第58-61页 |
| 第5章 全文总结 | 第61-62页 |
| ·本文主要贡献 | 第61页 |
| ·技术展望 | 第61-62页 |
| 参考文献 | 第62-64页 |
| 致谢 | 第64页 |
