SAR回波信号存储系统的研究与设计
| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第一章 绪论 | 第9-13页 |
| ·数据存储技术发展现状概况 | 第9-10页 |
| ·合成孔径雷达系统对数据存储技术的要求 | 第10页 |
| ·研究内容概述 | 第10-11页 |
| ·本文主要内容与结构 | 第11-13页 |
| 第二章 高速大容量数据存储技术 | 第13-23页 |
| ·数据存储媒介 | 第13-14页 |
| ·数据存储设备接口 | 第14-17页 |
| ·并行存储总线 | 第15-16页 |
| ·串行存储总线 | 第16-17页 |
| ·FAT32 文件系统 | 第17-21页 |
| ·磁盘阵列（RAID） | 第21-23页 |
| 第三章 可编程逻辑器件的电路设计 | 第23-35页 |
| ·利用可编程逻辑器件实现电路控制 | 第23-26页 |
| ·可编程器件（FPGA）概述 | 第23-24页 |
| ·FPGA 的设计流程 | 第24-26页 |
| ·利用硬件描述语言设计逻辑电路 | 第26-27页 |
| ·利用IP 工具设计逻辑电路 | 第27-30页 |
| ·IP 模块概述 | 第27-28页 |
| ·IP 工具的使用 | 第28-30页 |
| ·本系统设计的FPGA 电路设计技术 | 第30-35页 |
| ·同步时序设计 | 第30-31页 |
| ·输入信号同步方法 | 第31页 |
| ·模块化设计及模块复用 | 第31-32页 |
| ·门控时钟处理 | 第32页 |
| ·电路延时技术 | 第32-33页 |
| ·同步状态机设计 | 第33-35页 |
| 第四章 高速大容量数据全程存储系统设计 | 第35-64页 |
| ·系统结构设计及功能介绍 | 第35-39页 |
| ·存储控制模块硬件结构 | 第36-37页 |
| ·存储控制模块FPGA 内部电路 | 第37-39页 |
| ·高速数据缓存模块 | 第39-45页 |
| ·DDR2 SDRAM 高速数据缓存芯片 | 第39-41页 |
| ·DDR2 SDRAM 控制模块 | 第41-44页 |
| ·乒乓操作 | 第44-45页 |
| ·SATA 硬盘接口模块 | 第45-59页 |
| ·SPIF223A 芯片介绍 | 第45-46页 |
| ·IDE 接口信号 | 第46-48页 |
| ·IDE 接口寄存器 | 第48-50页 |
| ·CRC 校验模块 | 第50-51页 |
| ·IDE 接口模块 | 第51-59页 |
| ·跨时钟域数据传输模块 | 第59-61页 |
| ·系统工作流程 | 第61-63页 |
| ·小结 | 第63-64页 |
| 第五章 仿真验证结果及分析 | 第64-72页 |
| ·功能仿真结果分析 | 第64-68页 |
| ·高速缓存模块 | 第64-66页 |
| ·SATA 硬盘接口模块 | 第66-68页 |
| ·模块级联 | 第68-69页 |
| ·时序约束 | 第69-72页 |
| 结束语 | 第72-73页 |
| 致谢 | 第73-74页 |
| 参考文献 | 第74-76页 |
| 攻硕期间的研究成果 | 第76页 |
| 个人简介 | 第76-77页 |
