伪码信号识别重构系统设计与实现
| 声明 | 第1-3页 |
| 摘要 | 第3-4页 |
| ABSTRACT | 第4-7页 |
| 1 绪论 | 第7-15页 |
| ·研究背景及国内外状况 | 第7-9页 |
| ·无线电引信干扰技术的发展历程 | 第9-14页 |
| ·无线电引信干扰概述 | 第9-10页 |
| ·国外无线电引信干扰技术的发展历程 | 第10-12页 |
| ·国内无线电引信干扰技术的发展历程 | 第12-13页 |
| ·无线电引信干扰技术的发展趋势 | 第13-14页 |
| ·论文的主要工作及安排 | 第14-15页 |
| 2 伪码调相体制引信 | 第15-24页 |
| ·伪码序列介绍 | 第15-21页 |
| ·伪随机序列的产生 | 第15-17页 |
| ·伪随机序列的性质 | 第17-18页 |
| ·m序列的特性 | 第18-21页 |
| ·m序列的自相关函数 | 第18-19页 |
| ·m序列的功率谱密度 | 第19-21页 |
| ·伪码调相引信的工作原理 | 第21-24页 |
| 3 伪码调相信号的解调 | 第24-27页 |
| ·BPSK的载波同步技术 | 第24-25页 |
| ·解调电路的硬件实现 | 第25-27页 |
| 4 伪码信号识别及重构系统设计与实现 | 第27-53页 |
| ·FPGA/CPLD的设计流程 | 第27-29页 |
| ·伪码信号识别重构系统的设计 | 第29-51页 |
| ·电路设计及功能仿真 | 第29-42页 |
| ·系统控制模块 | 第30-31页 |
| ·伪码识别模块 | 第31-38页 |
| ·伪码重构模块 | 第38-42页 |
| ·电路的综合优化 | 第42-48页 |
| ·设置综合优化参数 | 第43-45页 |
| ·使用SCOPE设计综合约束文件 | 第45-46页 |
| ·综合 | 第46-47页 |
| ·综合结果分析 | 第47-48页 |
| ·实现 | 第48-49页 |
| ·布局布线后仿真 | 第49-50页 |
| ·芯片烧写和调试 | 第50-51页 |
| ·伪码识别重构系统的硬件实现 | 第51-53页 |
| 5 伪码信号识别及重构系统性能分析 | 第53-66页 |
| ·系统的实时性分析 | 第53-55页 |
| ·系统的有效性 | 第55-65页 |
| ·不同采样频率时的有效性分析 | 第55-58页 |
| ·存在误码时的有效性分析 | 第58-65页 |
| ·理论分析 | 第58-61页 |
| ·仿真分析 | 第61-63页 |
| ·存在误码情况下的干扰条件分析 | 第63-65页 |
| ·本章小结 | 第65-66页 |
| 结论 | 第66-67页 |
| 致谢 | 第67-68页 |
| 参考文献 | 第68-70页 |
