| 摘要 | 第1-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 序言 | 第11-16页 |
| 1．1 研究背景 | 第11-12页 |
| 1．2 闪电的特性 | 第12-14页 |
| 1．3 输出信号的特征及数据处理的要求 | 第14-15页 |
| 1．4 闪电成像仪及实时事件处理器(RTEP) 的技术指标 | 第15-16页 |
| 第二章 实时事件处理器(RTEP)的实现原理 | 第16-20页 |
| 第三章 实时事件处理器(RTEP)的方案 | 第20-27页 |
| 3．1 闪电成像仪的实时事件处理器(RTEP)主要功能 | 第20-22页 |
| 3．2 DSP+FPGA实现实时事件处理器(RTEP) 的方案论证 | 第22-27页 |
| 3．2．1 FPGA和 DSP的性能评估与器件选择 | 第23页 |
| 3．2．2 功耗评估 | 第23-27页 |
| 第四章 DSP-FPGA方案实现实时事件处理器(RTEP)详细设计 | 第27-50页 |
| 4．1 DSP+FPGA方案实现的实时事件处理器(RTEP)的组成 | 第27-28页 |
| 4．2 各部分功能 | 第28-40页 |
| 4．2．1 CDS与A/D | 第28-29页 |
| 4．2．2 缓冲存储器 | 第29-30页 |
| 4．2．3 背景评估用SRAM | 第30-32页 |
| 4．2．4 参考背景用SRAM | 第32-33页 |
| 4．2．5 RTEP控制器 | 第33-34页 |
| 4．2．6 闪电信号检出处理器 | 第34-39页 |
| 4．2．6．1 背景信号评估器与背景信号去除器 | 第34-36页 |
| 4．2．6．2 闪电信号阈值确定器 | 第36-38页 |
| 4．2．6．3 事件选择器 | 第38页 |
| 4．2．6．4 闪电信号识别编码器 | 第38-39页 |
| 4．2．7 整合与编码 DSP | 第39-40页 |
| 4．3 RTEP电路板设计 | 第40-50页 |
| 4．3．1 高速电路板的布局 | 第40-42页 |
| 4．3．2 高速电路 EMC设计及信号完整性分析 | 第42-50页 |
| 4．3．2．1 公共时钟同步的时序分析 | 第42-46页 |
| 4．3．2．2 数据和地址线拓扑结构的确定及信号完整性分析与仿真 | 第46-49页 |
| 4．3．2．3 时钟线拓扑结构的确定及信号完整性分析与仿真 | 第49-50页 |
| 第五章 利用 FPGA实现闪电信号检出处理器的研究 | 第50-61页 |
| 5．1 利用 FPGA实现闪电信号检出处理器的系统设计 | 第50-53页 |
| 5．2 乘累加数字滤波器的卷积运算的实现方法选择 | 第53-61页 |
| 5．2．1 利用移位相加法实现的乘累加数字滤波器的卷积运算 | 第53-56页 |
| 5．2．2 利用并行加法器实现的乘累加数字滤波器的卷积运算 | 第56-57页 |
| 5．2．3 利用查找表结构实现的乘累加数字滤波器的卷积运算 | 第57-61页 |
| 第六章 利用 DSP实现整合编码 | 第61-68页 |
| 6．1 数据编码与传输要求 | 第61-62页 |
| 6．2 闪电数据与背景数据读取 | 第62-64页 |
| 6．3 数据编码 | 第64-66页 |
| 6．3．1 主帧定义 | 第64页 |
| 6．3．2 子帧定义 | 第64-65页 |
| 6．3．3 子帧的闪电数据编码格式 | 第65-66页 |
| 6．3．4 子帧的背景数据编码格式 | 第66页 |
| 6．4 数据传输速率的计算 | 第66-67页 |
| 6．5 编码数据可以进行的分析 | 第67-68页 |
| 第七章 结束语 | 第68-73页 |
| 致谢 | 第73-74页 |
| 参考文献 | 第74-77页 |
| 攻读学位期间发表的论文 | 第77页 |
