| 摘要 | 第1-8页 |
| Abstract | 第8-9页 |
| 第一章 绪论 | 第9-13页 |
| ·课题研究的背景及意义 | 第9页 |
| ·研究内容 | 第9-11页 |
| ·本文的创新点及结构安排 | 第11-13页 |
| ·主要创新点 | 第11页 |
| ·结构安排 | 第11-13页 |
| 第二章 基于SoPC的密码模块的实现技术研究 | 第13-23页 |
| ·密码模块的基本概念与需求 | 第13-14页 |
| ·密码模块的概念与功能 | 第13页 |
| ·密码模块需求分析 | 第13-14页 |
| ·密码模块实现技术 | 第14-16页 |
| ·密码模块的分类 | 第14页 |
| ·密码模块实现技术 | 第14-15页 |
| ·密码算法实现技术 | 第15-16页 |
| ·基于SoPC的密码模块 | 第16-19页 |
| ·SoPC的基本概念 | 第16-17页 |
| ·基于SoPC架构的密码模块层次结构模型 | 第17-18页 |
| ·SoPC架构密码模块研究方案 | 第18-19页 |
| ·基于NiosⅡ的SoPC设计技术 | 第19-23页 |
| ·NiosⅡ处理器结构 | 第19页 |
| ·Avalon总线结构 | 第19-21页 |
| ·SoPC设计流程 | 第21-23页 |
| 第三章 基于SoPC的双核密码模块架构研究与设计 | 第23-46页 |
| ·基于SoPC的双核密码模块整体架构研究与设计 | 第23-27页 |
| ·基于SoPC的密码模块架构研究 | 第23-25页 |
| ·基于SoPC的双核硬件架构设计 | 第25-27页 |
| ·任务划分与工作流程 | 第27-29页 |
| ·任务划分 | 第27-28页 |
| ·工作流程 | 第28-29页 |
| ·双处理器构建方案与通信机制 | 第29-38页 |
| ·双处理器构建方案 | 第29-31页 |
| ·双核通信机制的研究 | 第31-36页 |
| ·基于SoPC架构的密码模块双核内部结构 | 第36-38页 |
| ·基于NiosⅡ的密码运算专用指令的研究与设计 | 第38-45页 |
| ·自定义指令 | 第38-39页 |
| ·S盒运算的专用指令定制 | 第39-42页 |
| ·比特置换运算单元的专用指令定制 | 第42-45页 |
| ·本章小结 | 第45-46页 |
| 第四章 基于SoPC的双核加密硬盘适配器设计 | 第46-66页 |
| ·基于SoPC的双核加密硬盘适配器整体结构的设计 | 第46-47页 |
| ·三种传输模式的时序分析 | 第47-52页 |
| ·PIO传输时序的分析 | 第47-48页 |
| ·DMA传输时序的分析 | 第48-50页 |
| ·Ultra DMA传输时序的分析 | 第50-52页 |
| ·PIO传输模式的研究与设计 | 第52-55页 |
| ·PIO传输模式主机接口电路及数据通路的设计 | 第52-53页 |
| ·PIO传输模式硬盘接口电路及数据通路的设计 | 第53-54页 |
| ·PIO传输模式的控制流程 | 第54-55页 |
| ·DMA传输模式的研究与设计 | 第55-58页 |
| ·DMA传输模式数据通路的设计 | 第55-56页 |
| ·DMA传输模式的控制流程 | 第56-58页 |
| ·Ultra DMA传输模式的研究与设计 | 第58-64页 |
| ·Ultra DMA接口电路与数据通路的研究与设计 | 第58-61页 |
| ·Ultra DMA传输模式控制流程 | 第61-63页 |
| ·CRC校验电路的设计 | 第63-64页 |
| ·本章小结 | 第64-66页 |
| 第五章 系统验证与测试 | 第66-77页 |
| ·双核处理器性能分析 | 第66-69页 |
| ·双核通信性能分析 | 第66-67页 |
| ·密码运算处理性能分析 | 第67-69页 |
| ·系统的功能测试与性能分析 | 第69-76页 |
| ·系统验证平台 | 第69页 |
| ·系统的功能测试 | 第69-74页 |
| ·系统整体性能分析 | 第74-76页 |
| ·本章小结 | 第76-77页 |
| 第六章 总结与展望 | 第77-79页 |
| ·总结 | 第77页 |
| ·展望 | 第77-79页 |
| 参考文献 | 第79-81页 |
| 附录A DMA控制代码 | 第81-83页 |
| 附录B DES软件程序 | 第83-86页 |
| 个人简历 攻读硕士学位期间的主要工作 | 第86-87页 |
| 致谢 | 第87页 |