TPC编译码算法研究与实现
| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 1 绪论 | 第7-12页 |
| ·课题研究背景 | 第7-11页 |
| ·纠错编码的应用 | 第7-8页 |
| ·纠错编码的历史与发展介绍 | 第8-10页 |
| ·Turbo乘积码的优点及与其他纠错码的性能对比 | 第10-11页 |
| ·本文主要研究内容 | 第11-12页 |
| 2 TPC码的编译码原理 | 第12-26页 |
| ·TPC编码提出背景 | 第12页 |
| ·TPC编码原理 | 第12-17页 |
| ·TPC码的结构 | 第12-13页 |
| ·几种常用的TPC码子码 | 第13-17页 |
| ·TPC译码原理 | 第17-25页 |
| ·代数译码 | 第18页 |
| ·Chase算法译码 | 第18-25页 |
| ·本章小结 | 第25-26页 |
| 3 TPC编译码的软件仿真 | 第26-30页 |
| ·仿真流程图 | 第26-28页 |
| ·仿真结果及性能分析 | 第28-29页 |
| ·本章小结 | 第29-30页 |
| 4 TPC编译码的 FPGA实现 | 第30-46页 |
| ·FPGA设计步骤 | 第30-31页 |
| ·编码器设计部分 | 第31-38页 |
| ·编码器设计方案 | 第31页 |
| ·未调制编码模块 | 第31-33页 |
| ·寄存模块 | 第33-34页 |
| ·子码编码 | 第34-36页 |
| ·QPSK调制模块 | 第36页 |
| ·已调制编码模块 | 第36-38页 |
| ·译码器设计部分 | 第38-43页 |
| ·译码器设计方案 | 第38页 |
| ·求绝对值模块 | 第38-39页 |
| ·寻找最低可信位元模块 | 第39-40页 |
| ·排序模块 | 第40-41页 |
| ·外部信息计算 | 第41-42页 |
| ·译码模块 | 第42-43页 |
| ·TPC编码译码综合模块 | 第43-45页 |
| ·本章小结 | 第45-46页 |
| 5 TPC的硬件实现 | 第46-58页 |
| ·AHA芯片介绍 | 第46-52页 |
| ·内部功能寄存器摘要及编程 | 第47-52页 |
| ·微处理器接口 | 第52页 |
| ·芯片初始化 | 第52-57页 |
| ·本章小结 | 第57-58页 |
| 6 结束语 | 第58-59页 |
| 致谢 | 第59-60页 |
| 参考文献 | 第60-61页 |
