| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第10-11页 |
| 缩略语对照表 | 第11-14页 |
| 第一章 绪论 | 第14-18页 |
| 1.1 研究背景和意义 | 第14-15页 |
| 1.2 国内外技术研究现状 | 第15-16页 |
| 1.3 内容编排 | 第16-17页 |
| 1.4 本章小结 | 第17-18页 |
| 第二章 AHB总线与MIPS M5100 CPU | 第18-26页 |
| 2.1 AHB总线 | 第18-20页 |
| 2.2 MIPSM5100CPU | 第20-23页 |
| 2.2.1 RISC精简指令集 | 第20页 |
| 2.2.2 MIPSCPU特点 | 第20-21页 |
| 2.2.3 MIPS M5100 CPU特点 | 第21-23页 |
| 2.3 FPGA | 第23-25页 |
| 2.4 本章小结 | 第25-26页 |
| 第三章 MIPS M5100 bus bridge的优化设计方案 | 第26-56页 |
| 3.1 总线系统bus bridge模块划分及信号说明 | 第26-36页 |
| 3.1.1 mcu_wrapper模块 | 第26-27页 |
| 3.1.2 bus模块 | 第27页 |
| 3.1.3 ahb_ram协议转换模块 | 第27页 |
| 3.1.4 memory片外存储设备 | 第27-28页 |
| 3.1.5 端口信号描述 | 第28-33页 |
| 3.1.6 mcu_wrapper内部信号连接关系 | 第33-36页 |
| 3.2 bus bridge的行为级设计 | 第36-53页 |
| 3.2.1 bus bridge主状态机 | 第36-37页 |
| 3.2.2 bus bridge主状态机结构描述 | 第37-39页 |
| 3.2.3 AHB协议、ahb_ram和memory端口信号波形图 | 第39-53页 |
| 3.3 本章小结 | 第53-56页 |
| 第四章 busbridge仿真及实现 | 第56-68页 |
| 4.1 MIPSM5100CPU的生成 | 第56-57页 |
| 4.2 仿真系统环境搭建 | 第57-63页 |
| 4.2.1 SOC片上系统设计流程 | 第57-58页 |
| 4.2.2 SOC片上系统集成开发环境 | 第58-60页 |
| 4.2.3 bus bridge仿真平台搭建 | 第60-63页 |
| 4.3 仿真结果及其分析 | 第63-64页 |
| 4.3.1 优化设计前仿真分析 | 第63-64页 |
| 4.3.2 优化设计后仿真分析 | 第64页 |
| 4.4 FPGA开发板电路实现 | 第64-66页 |
| 4.5 本章小结 | 第66-68页 |
| 第五章 总结与展望 | 第68-70页 |
| 5.1 本文总结 | 第68-69页 |
| 5.2 工作展望 | 第69-70页 |
| 参考文献 | 第70-72页 |
| 致谢 | 第72-74页 |
| 作者简介 | 第74-75页 |
