| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 1 绪论 | 第9-18页 |
| 1.1 研究背景和意义 | 第9页 |
| 1.2 国内外硅微谐振式加速度计研究进展 | 第9-12页 |
| 1.3 硅微谐振式加速度计测控电路研究现状 | 第12-16页 |
| 1.3.1 硅微谐振式加速度计闭环驱动电路研究现状 | 第13-14页 |
| 1.3.2 硅微谐振式加速度计测频电路研究现状 | 第14-16页 |
| 1.4 论文的主要内容 | 第16-18页 |
| 2 硅微谐振式加速度计相位噪声研究 | 第18-33页 |
| 2.1 硅微谐振式加速度计原理介绍 | 第18-21页 |
| 2.1.1 硅微谐振式加速度计敏感结构 | 第18-19页 |
| 2.1.2 硅微谐振式加速度计测控电路 | 第19-21页 |
| 2.2 系统级相位噪声模型的建立 | 第21-31页 |
| 2.2.1 噪声对载波信号的相位干扰 | 第22-24页 |
| 2.2.2 相位噪声的表征 | 第24-27页 |
| 2.2.3 噪声源类型分析 | 第27页 |
| 2.2.4 线性相位噪声 | 第27-30页 |
| 2.2.5 非线性相位噪声 | 第30-31页 |
| 2.3 本章小结 | 第31-33页 |
| 3 闭环驱动电路优化设计 | 第33-57页 |
| 3.1 闭环驱动电路优化方向研究 | 第33页 |
| 3.2 幅度控制电路优化设计 | 第33-42页 |
| 3.2.1 幅度控制电路控幅精度分析 | 第33-34页 |
| 3.2.2 新型闭环驱动电路及原理仿真 | 第34-37页 |
| 3.2.3 设计要点分析 | 第37-42页 |
| 3.3 接口电路优化设计 | 第42-49页 |
| 3.3.1 设计要求及难点 | 第42-46页 |
| 3.3.2 新型前置接口电路 | 第46-49页 |
| 3.4 闭环驱动电路实现及PCB设计 | 第49-53页 |
| 3.4.1 芯片选型 | 第49-50页 |
| 3.4.2 原理图及PCB设计 | 第50-53页 |
| 3.5 新型驱动电路方案实验验证 | 第53-56页 |
| 3.6 本章小结 | 第56-57页 |
| 4 测频电路优化设计 | 第57-66页 |
| 4.1 测频电路技术简介 | 第57-60页 |
| 4.1.1 基于复位计数器的测频方法 | 第57-58页 |
| 4.1.2 ∑△PLL电压式测频方法 | 第58-60页 |
| 4.2 高精度低时钟频率的测频电路方法 | 第60-61页 |
| 4.3 基于FPGA的测频电路算法实现 | 第61-63页 |
| 4.4 测频电路实现与性能实验 | 第63-64页 |
| 4.5 本章小结 | 第64-66页 |
| 5 硅微谐振式加速度计整表性能实验 | 第66-71页 |
| 5.1 测试设备及仪器 | 第66页 |
| 5.2 加速度计整表性能测试 | 第66-70页 |
| 5.2.1 标度因数测试 | 第66-68页 |
| 5.2.2 1g稳定性 | 第68-69页 |
| 5.2.3 零偏稳定性 | 第69-70页 |
| 5.2.4 测试结果汇总 | 第70页 |
| 5.3 本章小结 | 第70-71页 |
| 6 总结与展望 | 第71-73页 |
| 6.1 总结 | 第71-72页 |
| 6.2 展望 | 第72-73页 |
| 致谢 | 第73-74页 |
| 参考文献 | 第74-78页 |
| 附录 | 第78页 |