| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 1 绪论 | 第10-16页 |
| 1.1 课题的研究背景及意义 | 第10-11页 |
| 1.2 国内外研究现状 | 第11-15页 |
| 1.2.1 微波雷达信号国内外研究现状 | 第11-12页 |
| 1.2.2 高速数据采集国内外现状 | 第12-14页 |
| 1.2.3 PXI总线接口国内外现状 | 第14-15页 |
| 1.3 论文主要研究内容及论文结构 | 第15-16页 |
| 2 系统总体设计方案 | 第16-24页 |
| 2.1 微波雷达测速原理 | 第16-17页 |
| 2.2 系统整体设计分析 | 第17-20页 |
| 2.2.1 系统数据采集模块设计分析 | 第17页 |
| 2.2.2 系统数据缓存储模块设计分析 | 第17-18页 |
| 2.2.3 系统触发模块设计分析 | 第18-19页 |
| 2.2.4 系统PXI总线模块设计分析 | 第19页 |
| 2.2.5 系统本地控制模块设计分析 | 第19-20页 |
| 2.3 系统整体组成方案 | 第20-22页 |
| 2.4 本章小结 | 第22-24页 |
| 3 系统硬件电路的设计与实现 | 第24-38页 |
| 3.1 信号调理模块设计 | 第24-28页 |
| 3.1.1 滤波电路设计 | 第24-25页 |
| 3.1.2 AGC自适应电路设计 | 第25-26页 |
| 3.1.3 信号调理模块仿真测试 | 第26-28页 |
| 3.2 数据采集模块设计 | 第28-30页 |
| 3.2.1 AD9248模拟输入驱动电路 | 第28-29页 |
| 3.2.2 AD9248转换电路设计 | 第29-30页 |
| 3.2.3 AD9248数字输出 | 第30页 |
| 3.3 数据存储模块设计 | 第30-32页 |
| 3.3.1 DDR3 SDRAM基本工作原理 | 第30-31页 |
| 3.3.2 DDR3 SDRAM电路设计 | 第31-32页 |
| 3.4 本地总线控制模块设计 | 第32-36页 |
| 3.4.1 PXI总线特点 | 第32-33页 |
| 3.4.2 PXI总线接口电路 | 第33-35页 |
| 3.4.3 PCI9052数据传输模式 | 第35-36页 |
| 3.5 本章小结 | 第36-38页 |
| 4 系统控制逻辑的设计与实现 | 第38-54页 |
| 4.1 本地控制器的功能及任务 | 第38-39页 |
| 4.2 本地总线控制模块 | 第39-41页 |
| 4.3 触发模式控制器模块 | 第41-42页 |
| 4.4 基于MCB的DDR3 SDRAM控制模块 | 第42-48页 |
| 4.4.1 MCB控制器模块结构设计 | 第42-44页 |
| 4.4.2 MCB控制器模块命令通道CMD_FIFO | 第44-45页 |
| 4.4.3 MCB控制器模块写数据通道WR_FIFO | 第45-46页 |
| 4.4.4 MCB控制器模块读数剧通道RD_FIFO | 第46-47页 |
| 4.4.5 MCB控制器模块时钟模块 | 第47-48页 |
| 4.5 DDR3 SDRAM读写控制模块 | 第48-52页 |
| 4.5.1 DDR3 SDRAM写控制模块 | 第48-51页 |
| 4.5.2 DDR3 SDRAM读控制模块 | 第51-52页 |
| 4.6 本章小结 | 第52-54页 |
| 5 系统驱动程序开发与功能测试 | 第54-68页 |
| 5.1 系统驱动程序的开发 | 第54-56页 |
| 5.2 信号调理模块测试 | 第56-59页 |
| 5.3 数据采集模块测试 | 第59-61页 |
| 5.4 数据存储模块测试 | 第61-63页 |
| 5.5 触发模式控制模块测试 | 第63-65页 |
| 5.6 PCI9052本地总线控制模块测试 | 第65页 |
| 5.7 系统整体功能测试 | 第65-66页 |
| 5.8 本章小结 | 第66-68页 |
| 6 结语 | 第68-70页 |
| 6.1 本文主要工作总结 | 第68页 |
| 6.2 系统进一步工作展望 | 第68-70页 |
| 参考文献 | 第70-76页 |
| 攻读硕士学位期间发表的论文致谢 | 第76-77页 |
| 致谢 | 第77-78页 |
