一种应用于读出电路的像素级TAC设计
| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第一章 绪论 | 第11-16页 |
| 1.1 研究背景与意义 | 第11-12页 |
| 1.2 国内外研究现状 | 第12-14页 |
| 1.3 论文的内容和主要结构 | 第14-16页 |
| 第二章 像素级TAC方案研究 | 第16-24页 |
| 2.1 像素级TAC的性能指标 | 第16-18页 |
| 2.1.1 时间分辨率 | 第16页 |
| 2.1.2 时间范围 | 第16-17页 |
| 2.1.3 有效位数 | 第17页 |
| 2.1.4 帧频 | 第17页 |
| 2.1.5 像素面积 | 第17页 |
| 2.1.6 噪声 | 第17-18页 |
| 2.1.7 阵列规模 | 第18页 |
| 2.1.8 微分非线性 | 第18页 |
| 2.1.9 积分非线性 | 第18页 |
| 2.2 时间幅度转换的实现 | 第18-22页 |
| 2.2.1 直接型 | 第18-20页 |
| 2.2.2 积分型 | 第20-21页 |
| 2.2.3 DAC型 | 第21-22页 |
| 2.3 本文芯片整体架构和设计指标 | 第22-23页 |
| 2.4 本章小结 | 第23-24页 |
| 第三章 12位像素级TAC辅助电路的设计 | 第24-40页 |
| 3.1 运放的设计 | 第24-26页 |
| 3.2 PTAT电流与带隙基准电压 | 第26-30页 |
| 3.2.1 PTAT电流与带隙基准电压的原理分析 | 第26-29页 |
| 3.2.2 PTAT电流与带隙基准电压的仿真结果 | 第29-30页 |
| 3.3 恒定基准电流源 | 第30-32页 |
| 3.3.1 恒定基准电流源的原理分析 | 第30-31页 |
| 3.3.2 恒定基准电流源的仿真结果 | 第31-32页 |
| 3.4 斜坡产生电路 | 第32-36页 |
| 3.4.1 斜坡产生电路的原理 | 第32-35页 |
| 3.4.2 斜坡产生电路的仿真结果 | 第35-36页 |
| 3.5 斜坡推送模块 | 第36-39页 |
| 3.5.1 斜坡推送模块的原理 | 第36-38页 |
| 3.5.2 斜坡推送模块的仿真 | 第38-39页 |
| 3.6 本章小结 | 第39-40页 |
| 第四章 12位像素级TAC核心电路的设计 | 第40-59页 |
| 4.1 采样开关 | 第40-45页 |
| 4.1.1 CMOS互补开关的速度 | 第40-42页 |
| 4.1.2 CMOS互补开关的精度 | 第42-44页 |
| 4.1.3 CMOS互补开关的仿真 | 第44-45页 |
| 4.2 像素模块 | 第45-50页 |
| 4.2.1 MOS管的衬底偏置效应 | 第46-47页 |
| 4.2.2 采样保持电路的设计 | 第47-48页 |
| 4.2.3 像素内关键模块的仿真 | 第48-50页 |
| 4.3 行选和列选模块 | 第50-58页 |
| 4.3.1 源随器衬底偏置效应的校正 | 第51-52页 |
| 4.3.2 读出电路的速度问题 | 第52-56页 |
| 4.3.3 行选和列选模块的仿真结果 | 第56-58页 |
| 4.4 本章小结 | 第58-59页 |
| 第五章 像素级TAC电路结构的改进 | 第59-66页 |
| 5.1 双斜坡采样TAC的原理和整体架构 | 第59-60页 |
| 5.2 双斜坡采样TAC中关键模块的设计 | 第60-65页 |
| 5.2.1 三角波产生模块 | 第60-62页 |
| 5.2.2 阶梯方波产生模块 | 第62-63页 |
| 5.2.3 像素的设计 | 第63-65页 |
| 5.3 本章小结 | 第65-66页 |
| 第六章 电路整体仿真和版图设计 | 第66-72页 |
| 6.1 TAC的功能仿真 | 第66-68页 |
| 6.2 TAC线性度分析 | 第68-69页 |
| 6.3 版图设计 | 第69-70页 |
| 6.4 性能对比 | 第70-71页 |
| 6.5 本章小结 | 第71-72页 |
| 第七章 总结与展望 | 第72-74页 |
| 7.1 本文主要工作内容总结 | 第72页 |
| 7.2 本文后续工作展望 | 第72-74页 |
| 致谢 | 第74-75页 |
| 参考文献 | 第75-79页 |
| 攻读硕士学位期间取得的成果 | 第79页 |
