远距离、低功耗无线传感芯片中∑△调制器的设计
| 目录 | 第2-4页 |
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第一章 引言 | 第6-11页 |
| 1.1 研究背景 | 第6-7页 |
| 1.1.1 物联网概述 | 第6页 |
| 1.1.2 物联网关键技术 | 第6-7页 |
| 1.2 国内外研究现状 | 第7-9页 |
| 1.3 论文的研究工作 | 第9页 |
| 1.4 论文的组织结构 | 第9-11页 |
| 第二章 发射机和分数分频频率综合器 | 第11-17页 |
| 2.1 发射机结构 | 第11页 |
| 2.2 分数分频锁相环频率综合器 | 第11-16页 |
| 2.2.1 锁相环基础 | 第11-12页 |
| 2.2.2 整数频率综合器 | 第12页 |
| 2.2.3 分数频率综合器 | 第12-16页 |
| 2.3 本章小结 | 第16-17页 |
| 第三章 Sigma Delta调制器基础 | 第17-25页 |
| 3.1 Delta调制器 | 第17-18页 |
| 3.1.1 原理 | 第17-18页 |
| 3.1.2 缺点 | 第18页 |
| 3.2 Sigma Delta调制器 | 第18-23页 |
| 3.2.1 结构 | 第18-19页 |
| 3.2.2 基本概念 | 第19-23页 |
| 3.3 评价调制器的性能指标 | 第23-24页 |
| 3.4 本章小结 | 第24-25页 |
| 第四章 ∑△调制器设计 | 第25-38页 |
| 4.1 单环∑△调制器 | 第25-32页 |
| 4.1.1 一阶∑△调制器 | 第25-28页 |
| 4.1.2 二阶∑△调制器 | 第28-31页 |
| 4.1.3 高阶∑△调制器 | 第31-32页 |
| 4.2 ∑△调制器稳定性分析 | 第32-34页 |
| 4.2.1 一阶∑△调制器的稳定性 | 第32-33页 |
| 4.2.2 二阶∑△调制器的稳定性 | 第33-34页 |
| 4.2.3 高阶∑△调制器的稳定性 | 第34页 |
| 4.3 级联∑△调制器 | 第34-35页 |
| 4.4 多比特∑△调制器 | 第35页 |
| 4.5 ∑△调制器总结 | 第35-36页 |
| 4.6 本章小结 | 第36-38页 |
| 第五章 ∑△调制器的实现 | 第38-49页 |
| 5.1 误差反馈结构 | 第38-39页 |
| 5.2 用EFM搭建MASH | 第39-40页 |
| 5.3 ∑△调制器的行为级仿真 | 第40-44页 |
| 5.4 加法器优化 | 第44-48页 |
| 5.4.1 行波进位加法器 | 第44-45页 |
| 5.4.2 超前进位加法器 | 第45-46页 |
| 5.4.3 流水线加法器 | 第46页 |
| 5.4.4 改进的加法器结构 | 第46-48页 |
| 5.5 本章小结 | 第48-49页 |
| 第六章 ∑△调制器的实现及FPGA验证 | 第49-62页 |
| 6.1 FPGA设计流程 | 第49-50页 |
| 6.2 Modelsim仿真结果与分析 | 第50-51页 |
| 6.3 Quarutus设计结果 | 第51-53页 |
| 6.3.1 使用资源总结及管脚分配 | 第51-52页 |
| 6.3.2 时序分析 | 第52-53页 |
| 6.3.3 功耗分析 | 第53页 |
| 6.4 综合与映射结果分析 | 第53-55页 |
| 6.5 FPGA验证 | 第55-61页 |
| 6.6 本章小结 | 第61-62页 |
| 第七章 结论和展望 | 第62-63页 |
| 7.1 总结 | 第62页 |
| 7.2 展望 | 第62-63页 |
| 参考文献 | 第63-65页 |
| 致谢 | 第65-66页 |
