| 摘要 | 第6-7页 |
| abstract | 第7页 |
| 第1章 绪论 | 第10-14页 |
| 1.1 课题研究背景和意义 | 第10页 |
| 1.2 国内外研究现状 | 第10-13页 |
| 1.3 论文研究内容及安排 | 第13-14页 |
| 第2章 FIR数字滤波器基本理论与设计 | 第14-25页 |
| 2.1 FIR滤波器基本理论 | 第14-16页 |
| 2.2 FIR滤波器基本结构 | 第16-19页 |
| 2.3 FIR数字滤波器设计方法 | 第19-24页 |
| 2.3.1 窗函数法 | 第19-23页 |
| 2.3.2 频率抽样法 | 第23-24页 |
| 2.4 本章小结 | 第24-25页 |
| 第3章 基于FPGA的FIR滤波器电路与算法设计 | 第25-42页 |
| 3.1 基于FPGA的浮点型高阶FIR滤波器硬件电路设计 | 第25-32页 |
| 3.1.1 FPGA概述 | 第26-28页 |
| 3.1.2 配置模块 | 第28-30页 |
| 3.1.3 时钟模块 | 第30页 |
| 3.1.4 电源系统 | 第30-32页 |
| 3.2 基于FPGA的浮点型高阶FIR滤波器算法设计 | 第32-41页 |
| 3.2.1 FFT算法原理及改进 | 第33-37页 |
| 3.2.2 并行复数运算器 | 第37-38页 |
| 3.2.3 浮点数运算 | 第38-41页 |
| 3.3 本章小结 | 第41-42页 |
| 第4章 浮点型高阶FIR滤波器的FPGA实现 | 第42-59页 |
| 4.1 总体设计 | 第42-44页 |
| 4.1.1 FPGA设计流程 | 第42-43页 |
| 4.1.2 FIR滤波器总体框架 | 第43-44页 |
| 4.2 数据运算模块 | 第44-54页 |
| 4.2.1 运算部件设计 | 第44-48页 |
| 4.2.2 FFT/IFFT模块设计 | 第48-53页 |
| 4.2.3 频域相乘模块设计 | 第53-54页 |
| 4.3 存储/控制/时钟模块 | 第54-58页 |
| 4.3.1 存储模块设计 | 第54-56页 |
| 4.3.2 控制模块设计 | 第56-57页 |
| 4.3.3 时钟管理模块 | 第57-58页 |
| 4.4 本章小结 | 第58-59页 |
| 第5章 实验验证及结果分析 | 第59-68页 |
| 5.1 测试环境搭建 | 第59-63页 |
| 5.1.1 硬件测试平台 | 第59-60页 |
| 5.1.2 软件测试平台 | 第60-63页 |
| 5.2 测试结果分析 | 第63-67页 |
| 5.3 本章小结 | 第67-68页 |
| 结论与展望 | 第68-70页 |
| 参考文献 | 第70-74页 |
| 攻读硕士期间发表的论文和参与的项目 | 第74-75页 |
| 致谢 | 第75页 |