十六通道数据采集器的设计与实现
| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第1章 绪论 | 第10-14页 |
| 1.1 论文背景和意义 | 第10页 |
| 1.2 国内外发展现状 | 第10-12页 |
| 1.3 论文主要研究内容以及技术指标 | 第12页 |
| 1.4 系统整体结构概述 | 第12-14页 |
| 第2章 系统硬件设计 | 第14-32页 |
| 2.1 硬件总体方案设计 | 第14页 |
| 2.2 系统供电电路设计 | 第14-17页 |
| 2.3 采集板部分电路设计 | 第17-23页 |
| 2.3.1 信号选通开关设计 | 第17页 |
| 2.3.2 信号衰减电路设计 | 第17-18页 |
| 2.3.3 模数转换电路设计 | 第18-20页 |
| 2.3.4 外部基准电压源电路设计 | 第20页 |
| 2.3.5 数据缓存电路设计 | 第20-22页 |
| 2.3.6 数据读取控制电路设计 | 第22-23页 |
| 2.4 数字控制板电路设计 | 第23-27页 |
| 2.4.1 DSP芯片选取与电路设计 | 第23-25页 |
| 2.4.2 FPGA芯片选取与电路设计 | 第25-27页 |
| 2.4.3 USB芯片选取 | 第27页 |
| 2.5 信号生成板电路设计 | 第27-30页 |
| 2.5.1 信号生成芯片选取与电路设计 | 第27-28页 |
| 2.5.2 信号幅度控制电路设计 | 第28-29页 |
| 2.5.3 信号选通电路设计 | 第29-30页 |
| 2.5.4 继电器及驱动电路设计 | 第30页 |
| 2.6 设备安装及散热设计 | 第30-31页 |
| 2.7 本章小结 | 第31-32页 |
| 第3章 系统软件设计 | 第32-45页 |
| 3.1 软件总体方案设计 | 第32-33页 |
| 3.2 FPGA程序流程设计 | 第33-37页 |
| 3.2.1 系统等待状态 | 第34页 |
| 3.2.2 接收指令状态 | 第34-35页 |
| 3.2.3 数据采集状态 | 第35-36页 |
| 3.2.4 数据发送状态 | 第36-37页 |
| 3.3 FPGA程序验证 | 第37-39页 |
| 3.4 FPGA内部资源使用情况 | 第39页 |
| 3.5 DSP程序流程设计 | 第39-44页 |
| 3.5.1 与上位机通信模块设计 | 第40-41页 |
| 3.5.2 信号生成控制模块设计 | 第41-43页 |
| 3.5.3 DSP与FPGA通信模块设计 | 第43-44页 |
| 3.6 本章小结 | 第44-45页 |
| 第4章 系统验证与性能测试 | 第45-60页 |
| 4.1 概述 | 第45页 |
| 4.2 自检信号产生测试 | 第45页 |
| 4.3 上位机通信测试 | 第45-46页 |
| 4.4 多种功能测试 | 第46-54页 |
| 4.4.1 幅度触发 | 第46-47页 |
| 4.4.2 上升沿触发 | 第47-48页 |
| 4.4.3 下降沿触发 | 第48-49页 |
| 4.4.4 延时功能 | 第49-51页 |
| 4.4.5 最高采样率测试 | 第51页 |
| 4.4.6 采样率可调功能 | 第51-52页 |
| 4.4.7 设定保存数据长度功能 | 第52页 |
| 4.4.8 外部电路一致性检测 | 第52-54页 |
| 4.5 采集器电路板测试 | 第54-59页 |
| 4.5.1 等效输入噪声测量 | 第54-56页 |
| 4.5.2 通道隔离度测量 | 第56-57页 |
| 4.5.3 幅相一致性测量 | 第57-59页 |
| 4.6 本章小结 | 第59-60页 |
| 结论 | 第60-61页 |
| 参考文献 | 第61-64页 |
| 攻读硕士学位期间发表的论文和取得的科研成果 | 第64-65页 |
| 致谢 | 第65-66页 |
| 附录 | 第66页 |
