同步相量测量装置数据处理平台硬件设计与实现
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-9页 |
| 第一章 绪论 | 第9-16页 |
| ·课题的研究背景及意义 | 第9-12页 |
| ·课题研究背景 | 第9-10页 |
| ·课题研究意义 | 第10-12页 |
| ·广域同步相量测量装置国内外研究现状 | 第12-14页 |
| ·本文主要工作及组织结构 | 第14-16页 |
| ·本文的主要工作 | 第14页 |
| ·本文的组织结构 | 第14-16页 |
| 第二章 同步相量测量装置（PMU）系统总体设计 | 第16-20页 |
| ·PMU 的总体设计方案 | 第16-18页 |
| ·本方案的技术难点分析 | 第18-20页 |
| 第三章 同步相量测量装置硬件设计 | 第20-47页 |
| ·基于ARM 9 处理器数据处理单元硬件设计 | 第20-29页 |
| ·数据处理单元总体架构 | 第20-23页 |
| ·ARM 最小系统硬件设计 | 第23-29页 |
| ·数据处理中心接口设计 | 第29-40页 |
| ·TII 接口硬件设计 | 第29-32页 |
| ·USB 接口硬件设计 | 第32-35页 |
| ·以太网接口 | 第35-40页 |
| ·基于FPGA 的同步时钟硬件设计 | 第40-44页 |
| ·FPGA 时钟单元最小系统设计 | 第40-43页 |
| ·FPGA 同步时钟单元接口设计 | 第43-44页 |
| ·电源应用方案 | 第44-47页 |
| 第四章 基于FPGA 的电力系统同步时钟技术实现 | 第47-60页 |
| ·可编程逻辑器件 | 第47-49页 |
| ·可编程逻辑器件的发展 | 第47-49页 |
| ·FPGA 技术 | 第49页 |
| ·数字逻辑设计环境 | 第49-52页 |
| ·数字逻辑设计步骤 | 第49-51页 |
| ·FPGA 器件选型和开发环境 | 第51-52页 |
| ·同步时钟单元设计 | 第52-55页 |
| ·同步时钟单元总体框架 | 第52-53页 |
| ·本地时钟模块功能 | 第53-54页 |
| ·GPS 及NMEA-0183 协议介绍 | 第54-55页 |
| ·基于 Verilog HDL 语言的电路描述 | 第55-60页 |
| 第五章 全文总结 | 第60-62页 |
| ·论文成果介绍 | 第60页 |
| ·后期的工作展望 | 第60-62页 |
| 附录 | 第62-64页 |
| 致谢 | 第64-65页 |
| 参考文献 | 第65-67页 |
| 攻读硕士学位期间取得的主要研究成果 | 第67-68页 |
